1、书目摘要第一章绪论5 1.1 成电路设计简介51.1.1 集成电路发展简史51.1.2 集成电路设计流程61. 1.3集成电路设计方法81.2 VHD1.语言简介81.2.1 硬件描述语言81.2.2 VHD1.语言91.3 1.3MCS-51单片机简介101.3.1 单片机的产生和发展101.3.2 InteIMCS51单片机111.4 开发工具的选择111 VHD1.开发工具112 AItera公司的MaX+P1.us11123 AItera公司的QUartUSII124 A1.dCC公司的ACtiv。HDI121.4.5其他协助工具131.5本次毕业设计的意义及目标131.5.1 毕业设
2、计的意义131.5.2 毕业设计的目标14其次章系统总体规划与构思152.1MCS-51堆片机的总体结构152.1.1VCS-51单片机硬件结构的特点152.1.2MCS-5I单片机的引脚描述152.1.3MCS-51片内总体结构172.2MCS-51堆片机的指令分解192.2.1CPU时序192.2.2指令分解202.3各部分模块的初步划分221.1.1 3.1总体设计思想221.1.2 各模块的划分221.1.3 各模块的简洁说明24第三章译码/限制模块的实现263.1译码/限制模块设计思想263.1.1模块功能263.1.2设计思想263.2洋码/限制模块的实现过程273.2.1接口及限
3、制信号27第四章总结与展望334.1 阶段成果和心得334.2 不足与展望334. 2.1存在的不足335. 2.2改进看法34附录35参考文献35摘要MCS-51是InIe1.公司生产的其中一个单片机系列的名称。该系列单片机诞生于1980年，功能强大、应用便利，已成为单片机领域的实际标准。而VHD1.i吾言则是应用广泛的一种硬件描述语言，目前越来越多的厂商、科研机构在运用VHD1.语言进行系统开发。本文具体介绍应用VHD1.语言进行MCS51兼容单片机开发的过程,包括指令的分解、模块的划分以及功能的实现等。其中，重点讲解并描述限制/译码模块的实现。关健词，硬件描述语言，机器周期，指令周期AM
4、rae1.AbstractMCS-51isthenameofaMicroChipUnit(MCU)thatproducedbyInte1.Corporation.TheseMCUswerefirstproducedin1980.Ithaspowerfu1.functionandCanbeeasi1.yused,soitbecomesthestandardoftheMCUs.AndVHD1.(VHSICHardwareDescription1.anguage)isakindofHD1.(HardwareDescription1.anguage),whichisapp1.iedextensive1
5、y.Moreandmoree1.ectroniccompanyandorganizationdeve1.opIheirsystembyusingthis1.anguage.Thisartic1.ewi1.1.introducehowtouseVHD1.todeve1.opaMCUthatiscompatib1.ewithMCS-51.inc1.udingthedecompositionofmachinecommand,divisionoffunctionmode1.,therea1.izationofeachmode1.,andsoon.Andamonga1.1.itwi1.1.gointo
6、muchgreaterdetai1.onthesubjectoftherea1.izationofContro1.IerZdecoderunit.keywords:HD1.machinecyc1.e,commandcyc1.e第一章绪论 1.1 成电路设计简介1.1.1 集成电路发展简史自1958年美国德克萨斯仪器公司(T1.)独创集成电路(IntergratedCirCUit一简称IO后，随着硅平面技术的发展，二十世纪六十年头先后独创了双极型和MOS型两种重要的集成电路，它标记者由电子管和晶体管制造电子整机的时代发生了量和顺的匕跃,创建了个前所未有的具有极强渗透力和旺盛生命力的新兴产业集成电
7、路产业。回顾集成电路的发展历程，我们可以看到，自独创集成电路至今40多年以来，”从电路集成到系统集成”这句话是对IC产品从小规模集成电路(SSI)到今日特大规模集成电路(1.I1.SI)发展过程的最好总结，即整个集成电路产品的发展经验f从传统的板上系统(System-on-board)到片上系统(Systenrona-chip)的过程。在这历史过程中,世界IC产业为适应技术的发展和市场的需求，其产业结构经验了三次变革。第一次变革：以加工制造为主导的IC产业发展的初级阶段.70年头，集成电路的主流产品是微处理器、存储器以及标准通用逻辑电路，这一时期IC制造商(IDM)在IC市场中充当主要角色，I
8、C设计只作为附属部门而存在。这时的IC设计和半导体工艺亲密和关。IC设计主要以人工为主，CAD系统仅作为数据处理和图形编程之用.IC产业仅处在以生产为导向的初级阶段。其次次变革：FoUndry公司与IC设计公司的堀起。80年头，集成电路的主潦产品为微处理器(HPU)、微限制器C1.CU)及专用IC(SIC).这时，无生产线的IC设计公司(Fab1.ess)与标准工艺加工线(Foundry)相结合的方式起先成为集成电路产业发展的新模式。陨若微处理罂和PC机的广泛应用和普及(特殊是在通信、工业限制、消费电子等领域)，IC产业已起先进入以客户为导向的阶段.一方面标准化功能的IC已难以满意整机客户对系
9、统成本、牢靠性等要求，同时整机客户则要求不断增加IC的集成度，提高保物性，减小芯片面积使系统的体积缩小，降低成本，提高产品的性能价格比，从而增加产品的竞争力，得到更多的市场份额和更丰厚的利润：另一方面，由丁TC微细加工技术的进步,软件的硬件化已成为可能，为了改善系统的速度和简化程序，故各种硬件结构的ASIC如门阵列、可编程逻辑器件(包括FPGA)、标准堆元、全定制电路等应运而生，其比例在整个IC销售额中1982年已占12%；其三是随着EDA工具(电子设计自动化工具)的发展，PCB设计方法引入IC设计之中,如库的概念、工艺模拟参数及其仿真概念等，设计起先进入抽缭化阶段，使设计过程可以独立于生产工
10、艺而存在。有远见的整机厂商和创业者包括风险投资基金(VC)看到AS1.e的市场和发展前知,纷纷起先成立专业设计公司和IC设计部门,一种无生产线的集成电路设计公司(Fab1.ess)或设计部门纷纷建立起来并得到快速的发展。同时也带动了标准工艺加工线(Foundry)的崛起。第三次变革：四业分别”的IC产业90年头，随着INTERNET的兴起，IC产业跨入以竞争为导向的高级阶段，国际竞争由原来的资源竞争、价格竞争转向人才学问竞争、密集资本竞争。以DRAM为中心来扩大设备投资的竞争方式已成为过去。如1990年，美国以IntC1.为代表，为抗争日本跃居世界半导体榜首之威逼，主动放弃DRAM市场，大搞C
11、PU,对半导体工业作了重大结构调整，又重新夺回了世界半导体新主地位。这使人们相识到，越来越浩大的集成电路产业体系并不有利于整个IC产业发展，分才能精，整合”才成优势。于是，IC产业结构向高度专业化转化成为一种趋势，起先形成/设计业、制造业、封装业、测试业独立成行的局面。IC设计企业则更加接近市场和了解市场，通过创新开发出高附加值的产品，干脆推动着电子系统的更新换代：同时,在创新中获得利涧，在快速、协调发展的基础上积累资本，带动半导体设备的更新和新的投入：IC设计业作为集成电路产业的龙头”，为整个集成电路产业的增长注入了新的动力和活力。1.1.2 集成电路设计流程现代集成电路设计的基本流程如下图
12、所示:从图中可以看出，集成电路设计过程是从顶向下的过程，其流程大致如下：1 .行为设计硬件设计者依据客户的功能定义进行行为设计，对各个电路功能模块用硬件描述语言(HDD完成行为级描述。2 .布局规划和优化、仿真对上一步中完成的描述进行布局规划，在进行算法优化的同时，通常还有进行向RT1.级描述的转换，使现有的EDA工具能够对布局规划的结果进行逻辑综合。3 综合蔡合(SynIhCSiS)的目标是将前面汨到的硬件描述语言转换为与具体硬件相对应的网表文件。4 .逻辑设计与逻辑图输入将网表文件与厂家工艺阵相对应，将网表文件转换成真正的硬件连接关系.5 .布局布线对上一步的硬件连接关系进行布局布线，这有
13、点类似于在EDA设计中运用Prote1.进行PCB版的设计。6 .后仿真对网表文件进行综合后仿或，看设计能否满意要求。7 .版图生成与验证对布局布线生产的版图进行仿真验证。8 .芯片制造将版图交付厂家进行芯片的流片生产。1.1.3集成电路设计方法常用的集成电路设计方法有从顶向下（top-down）和从底向上bottom-up）的设计方法.从顶向下（IoPdown）设计方法设计者依据系统内容，把系统划分为单元，然后再把每个雎元划分为下层次的单元，直到设计的最底层为止。从底向上（boton-up）设计方法这种方法可以看作是从顶向下设计的逆向过程。设汁者也是从系统级起先对设计进行逐次划分，但划分过程
14、必需从存在的基本雎元触发，设计的最底层是已经制造出来的单元或者是其他项目已开发好的单元以及可外购得到的单元。1.2VHD1.语言简介1.2.1 硬件描述语音随着电子技术的发展，生成电路的规模越来越大，困难程度也越来越高。对于如此大规模的和负责程度的电路设计问迤，传统的门级描述方法显得过于琐碎和难以管理。硬件描述语言（HardwareDescripiion1.anguage.HDD就是顺应这种状况而产生和发展起来的”它是一种能修以形式话方式描述电路结构和行为并用于模拟和综合的高级描述方式，具有类似于裔级程序设计语言的抽象实力。HD1.的语法和语义定义都是为描述硬件的行为服务的，它可以自然的描述硬
15、件中并行的、非的规的特性以刚好间关系。一般认为，HD1.应当具有以下实力：能在希里的抽象乂次上进行精确而简练的描述：易于产生用户手册、服务手册等文件，以便多人协作工作：在不同层次上都易于形成用于模拟和验证的设计描述：在自动设计系统中（例如高层次综合、硅编译器等）可作为设计输入:可以进行硬、软件的联合设计，消退硬、软件开发时间上的间隔：易于修改设计和把相应的修改纳入设计文件中；在希望的抽象层次上可以建立设计者与用户的通信界面。1.2.2 VHD1.语言从HD1.诞生之日起，各个EDA厂商和科研机构都在建立和运用自己的电路硬件描述语言。这些硬件描述语言各具特色，逐步成为描述硬件电路的重要手段。然而
16、随着HD1.应用的逐步深化，人们发觉，各种非标准HD1.之间存在的差异已成为束缚设计者选择最佳的设计环境和进行相互沟通的巨大障碍“因此，耍求HD1.标准化的呼声越来越高。VHD1.（VHSICHardwareDescriptionUnguagc）是由美国国防部在20世纪70年头末提出的VHSICi5itQuartusI1.适用于AItcra高容量可编程逻辑器件(P1.D),包括APEXI1.器件系列。缺点：跟MAX+P1.usH一样，QUartUSn的缺点也是对VHD1.语言支持不是太好.1.4.4 A1.dec公司的ActiveHD1.AC1.iVCHD1.是Ak1.B公司的一款优秀的VH
17、DUVcri1.og开发工具。它功能强大，支持方框图CBDE)和有限状态机(FSM)的编辑，操作简洁，运用便利。同时它供应了强大的时序仿真功能，并支持外挂软件进行逻辑综合、布局布线等。是进行前端开发的最好的工具之一。1.4.5 其他协助工具在毕业设计中,还用到了其他一些开发工具,如KeiI公司的Kei1.ViSiOn等。Kci1.PVision是用来开发51系列单片机应用程序的一款工具，支持汇编、C语言编程，同时支持软件仿真，支持全速、单步调试，与单片机真正运行环境相差无几，而且可以很便利的观测单片机内各个寄存冷的变更状况. 1.5 毕业设计的意义及目标1.5.1 毕业设计的意义目前我国的信息
18、产业正在迅猛发展，但作为其支撑的集成电路产业却还出于比较落后的状况。生存中向前发展的良性循环道路：我国目前生产的集成电路只能满意国内市场需求的20%,更IR要的是，关系到我国信息平安和信息产业需求的关键集成电路，如计算机的核心芯片、CPU、光线通信系统中的高速马路、InIerne1.的网关网卡电路、多媒体中的信息处理电路等,都几乎是100%地从国外进口地这无疑极大地威逼这我国信息网络乃至整个国家的平安：制约着我国微电子行业乃至整个信息行业的发展;限制着我国微电子产业在国内外市场上的竞争力。在1999年8月20日g中共中心国务院关于加速技术创新，发展高科技，实现产业化的确定中指出：“突出高新技术
19、产业领域的自主创新，培育新的经济增长点。在电子信息特殊是集成电路设计与制造、网络及通信、计算机软件、数字化电子产品等方面一一加强高技术创新，形成一大批拥有自主学问产权、具有竞争有事的高新技术产业.”这里集成电路设计与制造被放在电子信息领域嬴技术创新的第一位。依据这一精神，通信、计算机和多媒体家电等集成电路的设计和制造将被科技部纳入“十五”高科技和公关的中大课题；系统芯片基础探讨将列为“自然科学基金”“十五”安揖的优先资助领域：微电子电路设计被信息产业部列为我国“十五”规划的选点发展方向。全部的这一切，都预示着一场集成电路设计与制造的大战役即将在我国吹响进军号.广东省政府同样对集成电路设计赐予了
20、充分的重视,并I1.在华南理工高校建立了广东集成电路设计与培训中心。身为华工电子与信息工程系的一分子，必需驾驶集成电路设计的一般方法，争取以后为我国我省的集成电路发展贡献一份力气。1.5.2 毕业设计的目标本次毕业设计的目标，是利用VHD1.语言来开发与8051单片机兼容的IP核“并利用A1.tera公司的FPGA芯片进行硬件验证和进行各种兼容性测试”由于8051堆片机内部采纳模块结构，因此本次设计任务也依据各个不同模块来进行划分。本报告将着重介绍805IIP核模块的划分以及译码器部分的实现“本次毕业设计的目标是通过设计一个与8051单片机完全兼容的IP内核，初步驾取集成电路设计的一股方法，了
21、解集成电路设计的流程，为日后设计更困难的IP内核做好打算。其次章系统总体规划与构思 2.1 MCS-51单片机的总体结构1 .1.1MCS-51单片机硬件结构的特点MCS-5I单片机的基本组成如下：1、一个8位的微处理器。2、片内数据存储版RAM(128B256B),用以存放可以读/写的数据。3、片内程序存储器RoM/EPROM(4KB/8KB),用以存放程序，数据和表格。4、四个8位并行DO口P0O,每个口既可以用作输入,也可以用作输出.5、两个定时器/计数器，每个都可以设成对外计数和内定时方式。6、五个中断源的中断限制系统。7、一个全双工UART(通用异步接收发送潜)的串行I/O,用于串行
22、通讯。2 .1.2MCS-51单片机的弓I脚描述MCS-5I系列单片机通常采纳40引脚的双列直插封装(DIP方式S其管脚排布如图2.10P1.o(T2)VccP1.1(T2EX)POaADOP1.2P0.1/AD1P1.3PoZAD2P1.4P03/AD3P1.SP04/AD4P1.6P0.5/AD5P1.7P0.6/AD6RST/VPDPo座D?ITAdfcnc,1.ppP3.111,XDA1.EQRoGP3MNTOPSEHP3adSTP27A)5P34/T0P26/A14P3sm-P25/A13P3.6WRP24/A12P3.7/RDP23/A11XTA1.2P22/A10YTAT1P)I
23、MOVm.tyP2.0/A8图2.1下面按其引脚功能分为四部分叙述这40条引脚的功能。I.主电源引脚VCC和VSSVCC-（40脚）接+5V电压：Vss-（20S）接地.3 .外接晶体引脚XTA1.1.和XTA1.2XTA1.I（19脚）接外部晶体的一个引脚。在总片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡冷。XA1.2（18脚）接外部晶体的另一端。在单片机内部，接至上述振荡器的反相放大器的输出端.4 .限制或与其他电影更用引脚RST/VPD,A1.EPROG,PSEN和EA/VPPRST/VPD（9脚）：当振荡器运行时，在此引脚上出现两个机冷周期的高电平将使单片机服务。Vc
24、c掉电期间，此引脚可接上备用电源，以保持内部RAM的数据不丢失。A1.日PRoG（30脚）：当访问外部存储港时，A1.E（允许地址锁存）的输出用于锁存地址的低位字节。即使不访问外部存储器，A1.E端仍以不变的集率周期性地出现正脉冲信号，此频率为振荡器频率的1/6.PSEN（29脚）：此脚的输出是外部程序存储器的读选通信号。在从外部程序存储器取指令（或常数）期间,每个机器周期两次PSEN有效。但在此期间,每当访问外部数据存储器时，这两次有效的PSEN信号将不出现.EAZVPP（31脚）：当EA端保持高电平常，访问内部程序存储器，但在PC（程序计数器）值超过OFFFH时，将自动转向执行外部程序存储
25、落内的程序。5 .输入/输出（I/O）引脚PO、PkP2、P3Po口（39脚32脚）：是双向8位三态I/O口，在外接存储器时，与地址总线的低8位及数据总线复用。P1.口（1脚一8脚）：是8位准双向1.O口。由于这种接口输出没有高阳状态，输入也不能锁存，故不是真正的双向0口。P2口（21脚一28脚）：是8位准双向VO口在访问外部存储器时，它可以作为扩展电路高8位地址总线送出高8位地址。在对EPROM编程和程序验证期间，它接受高8位地址。P3口（10脚”17脚）：是8位准双向I/O口，在MCS-51中，这8个引脚还用丁特地功能，是及用双功能口。作为第一功能运用时，作为一般Uo口用，功能和操作方法与
26、P1.口相同。作为其次功能运用时,件引脚定义如表21所示。表2-1P3各门的其次功能定义口线引脚其次功能P3.0IORxD（申行输入口）P3.111TxD（由行输H1.口）P3.212INTO（外部中断0）P3.313INT1.（外部中断外P3.414TO（定时器。外部输入）P3.515T1.（定时器1外部输入）P3.616WR（外部数据存储器写脉冲）P3.717RD（外部数据存储器读脉冲）6 .1.3IicS-51片内总体结构MCS-5I片内总体结构的具体框图如图2.2所示。它主要由九个部件组成，这九个部件是：1个8位的中心处理涔：4KB/8KB的只读存储器：128字节/256字节的数据存储
27、罂（RAM）：32条1/0线;2个或3个定时器/计数器：1个具有5个中断源、2个优先级的中断嵌套结构:用于多处理机通信、I/O扩展或全双工UART（通用异步接收发器）的串行口：特殊功能寄存器（SFR）：以及一个片内振荡器和时钟电路。这九个部件都是通过片内单总线连接而成，其基本结构依旧是通用CPU加上外用芯片的结构模式。但在功能单元的限制上却有了IR大变更，采纳了特殊功能寄存器(SFR)的集中限制方法。TjT图2.2图2.3是简化的结构框图。 A1.UtoB:供应应A1.U的信号，将1.U计算结果送至B寄存器: FetchBank:供应应1.U的信号，为取段地址信号： Funcode：供应应A1
28、U的信号，A1.1.依据Funcode来执行相应的算术、逻辑等运算。3.2.2译码/限制模块框架结构在译码/限制模块的VHD1.程序中,分为库1.ibraIy、实体Enti1.y和结构体ArVhiICCturC三大部分。在实体Cntity中是对各个端口的定义：entityDecoderAndContro1.Ierispor(RST:instd-1.ogic;C1.K:inStdJ1.ogic;IRQ:instd_1.ogic：InstrCode:insid_Ixgic_VECT0R(7downtoO);TMBus:outSK1.1.OgiJVEeTOR(3downtoO);AddrBus:o
29、utsTD_1.OGIC_VECTOR(7downtoO);-ROM限制罂部分PC_AR:outStdJ.Ogic;RC_Ctr1.Sig:outsid_1.gic_Vcc1.or(2downtoO);MOVXf:outStd_1.ogic:ToddBus:outstd_1.ogic:ToDataBus:outsid-Ixgic;EX-RW_FIag:OUtS1.1.1.ogic;-外部数据存贮器读写标记，I为读，。为写-RAM限制罂部分push:outsid_1.ogic;pop:outstd-1.ogic;SUbSP:outstd_1.ogic;addSP:outstd-1.ogic;RD
30、outNdQgic;WR:outstd_1.gic;BytcBit:outstd-1.ogic;Save:outstd_1.ogic:1.oad:outStdJogic;-Intcmip1.限制器部分GctImEnirancc:outSk1.1.ogic;RET1.Instr:outstd.1.ogic：-DPTRDPTR-QiiSig:outNdXigijVecior(IdoWn100);-A1.UAtoTMP2:outStd_1.ogic:BtoTMP1.:outstd_1.ogic:BUStoTMP1.:outstd_1.ogic;BUStOTMP2:outstd-1.ogic;A1.
31、UtoBUS:outstd_1.ogic：A1.UtOA:outstd_1.ogic;A1.UioB:outStdJ.Ogic;FetchBank:ou1.S1.1.1.ogic;Funcodc:outSk1.1.OgiJVeCtOr(3downtoO)；endDecoderAndControIIer;在结构体architecture里定义了一些协助信号：architectureDECoDERANDCoNTRO1.1.ERofDecoderAndContioIIeristypeTiming-Namcis(Reset.CISIPI.CISIP2.CIS2PI,C1.S2P2,CIS3P1,C1S
32、3P2,C1S4P1.C1S4P2,C1S6PI.C1S5P2,C1S5P1.C1S6P2,C2S4P2.C2S4P1.C2S3P2.C2S3P1.C2S2P2.C2S2P1.C2S1P2.C2S1PI.C3S2P2,C3S2P1.,C3SIP2,C3S1PI,C2S6P2,C2S5PI,C2S5P2,C2S6PI.C3S6P2,C3S5PI,C3S5P2,C3S6PI.C3S4P2,C3S4PI.C3S3P2,C3S3PI.C4S4P2,C4S4PI.C4S3P2.C4S3P1,C4S2P2,C4S2P1.C4S1P2.C4S1PI.C4S6P2.C4S5P1.C4S5P2.C4S6P1);
33、signa1.TimjS1.a1.e:Timing-NanIe;signa1.bRETI:s1.d_1.ogic;-RET1.指令标记，当执行RET【指令时为低电平-ROM限制器部分限制信号寄存器Signa1.sMOVXf:SkUQgic;-MOVX指令标记signa1.sPC_AR:1.1.OgijVCC1.Or(2downtoO);signa1.sRC_Ctr1.SigO:StC1.1.OgiJVCCtor(23downtoO);signa1.sRC_Ctr1.Sig1.:std_1.ogic_Vector(23downtoO);signa1.SRC_CIrISig2:sid_Ix)gic
34、Vector(23downtoO);-DataBussigna1.sDataBusO:sid_1.ogic_vcctor(23downio0);signa1.sDataBus1.:std_1.ogic_vcctor(23downto0)：signa1.sDataBus2:std_1.ogic_vector(23downio0)：signa1.sDataBus3:sid_1.ogic_vector(23downto0);signa1.sDataBus4:sid_1.ogic_vcc(or(23downto0);signa1.sDataBus5:stdOgijVeCtor(23downto0)：
35、signa1.sDataBus6:std_1.ogic_vector(23downto0);signa1.sDataBus7:std_1.ogic_vector(23down100);-RAM限制器部分限制信号寄存器signa1.sWR:std_1.ogic_vcctor(23downto0);signa1.sRD:S1.d_1.OgiJVeCtOr(23downto0)：signa1.sBy(eBit:std_1.ogic_vector(23downtoO);signa1.SPOp:std_1.ogic_vcctor(23down100);signa1.sSubsp:std-!ogic_vc
36、ctor(23downtoO);signa1.s1.,ush:std_1.ogic_vector(23down100);signa1.sAdds:sidOgiC_vecior(23downtoO);signa1.KccpAdd:stdogic_v(Xtor(2downtoO);-A1.Usigna1.SFetChBank:std_1.ogic_vector(23downtoO);signa1.sAtonp2:sid_1.ogic_vector(23down100);signa1.sBtotmp1.:s1.djogic_vcctor(23downtoO);signa1.sBustoa:$1.dOgijVcCIor(23downtoO);signa1.sA1.utob:stdOgiJVCCIOr(23downto0):signa1.SFUnCodeO:std_1.ogic_vector(23downto0)：signa1.sFuncx1.eI:sid_1.ogic_vector(23down100);signa1.sFunc1.c2:sid_1.ogic_vcctor(
免费区 
