《《集成电路设计原理》试卷及答案解读.docx》由会员分享，可在线阅读，更多相关《《集成电路设计原理》试卷及答案解读.docx（8页珍藏版）》请在三一文库上搜索。
1、电科集成电路原理期末考试试卷一、填空题1.（1分）年，第一次观测到了具有放大作用的晶体管。2（2分）摩尔定律是指。3.集成电路按工作原理来分可分为、。4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、和去胶。5.（4分）MOSFET可以分为、四种基本类型。6.（3分）影响MOSFET阈值电压的因素有：、以及。VV7.（2分）在CMOS反相器中，分别作为PMOS和NMOS的和；作inout为PMOS的源极和体端，作为NMOS的源极和体端。8（2分）CMOS逻辑电路的功耗可以分为和。9.（3分）下图的传输门阵列中VDD=5V,各管的阈值电压V=1V，电路中各节点的TY初始电压为0，如果不考虑衬偏效
2、应，则各输出节点的输出电压Y=V，=V，12Y=V。3VDDY1Y2Y310.（6分）写出下列电路输出信号的逻辑表达式：Y=；Y=；12Y=。3DDVCBAAVDDMP1VDDY1Y3BY2CDDMP2V1V2AM1BM2M3M4CBAFMN1MN2二、画图题：（共12分）1（6分）画出由静态CMOS电路实现逻辑关系Y=ABD+CD的电路图，要求使用的MOS管最少。2.（6分）用动态电路级联实现逻辑功能Y=ABC,画出其相应的电路图。三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方
3、法是什么？3.简述静态CMOS电路的优点。4.简述动态电路的优点和存在的问题。四、分析设计题：（共38分1.（12分）考虑标准0.13mmCMOS工艺下NMOS管，宽长比为W/L=0.26mm/0.13mm，栅氧厚度为t=2.6nm，室温下电子迁移率m=220cm2/Vs，阈值电压V=0.3V,计oxnT算VGS=1.0V、VDSe=0.3V和0.9V时I的大小。已知：e=8.8510-14F/cm，Doox=3.9。2（12分）如图所示，M1和M2两管串联，且VV-VV=0.3V)、VTDS=0.3V(V=0.3V)、VTDS=0.9V(VGS-V=0.7V)时，NMOS管处于饱和区，T2(
4、V-V)2=143.1045(mA)V-V0，即VcV-V。饱和区电流为：I=bDGST2（12分）解：1)设中间节点为C。分析知当电压满足VBVG-VTVA时，在电路达到稳态之后，M1和M2都导通。于是对M1而言，有GSTGT4分又VG-VTV-V，故M1工作于饱和区。而对GSTM2而言，有V-VVGSTDS，故M2工作于线性区。3分I=K(V-V-V)22)依据NMOSFET和PMOSFET的电压反转对称性知，若两管都是PMOSFET，则M1工作于线性区，M2工作于饱和区。3分3)取一例证明。以此题中的NMOSFET和给定的偏压为例，两个NMOS管等效为一个NMOS管后，依VBVG-VT0.55Vit(2分)V=V-V=0.593V0.55VNLMDDit所以所设计的CMOS反相器符合题意要求，即WPWN=1.052mm=0.376mm