数字电路实验指导书_13通信1班2班指导老师阳清.docx

《数字电路实验指导书_13通信1班2班指导老师阳清.docx》由会员分享，可在线阅读，更多相关《数字电路实验指导书_13通信1班2班指导老师阳清.docx（29页珍藏版）》请在三一文库上搜索。

1、数字逻辑电路电子技术实验室编闽江学院计算机科学系11目录目录实验一 数字逻辑电路实验的配套仪器设备的使用方法与练习 3实验二TTL集成逻辑门的参数测试与使用 6实验三组合逻辑电路实验分析 13实验四触发器及其应用 19实验一 数字逻辑电路实验的配套仪器设备的使用 方法与练习一、实验目的1、掌握THD-1型数字电路实验箱的结构及各模块的功能。2、熟悉数字万用表、数字示波器、函数信号发生器、稳压电源等仪器仪表的使用方 法二、实验原理1、THD-1型数字电路实验箱的结构及各模块的功能数字电路实3箱是对 TTL门电路、COMS1电路、组合逻辑电路、时序逻辑电路等电路的功能进行 验证和相关参数测量的多功

2、能实验箱。其包括数码管及LED灯显示模块、脉冲信号输出模块、逻辑电平输出模块，低压直流电源模块、IC （集成电路）座与管脚接口模块以及蜂鸣器继电器等组成部分。其各个模块都有一定白功能，能模拟IC的输入输出信号，使我们能更直观的认识各种集成电路。2、数字万用表我们使用的数字万用表是三位半液晶显示小型数字万用表。它可以测量交、直流电压和交、直流电流，电阻、三极管 3值、二极管导通电压和电路短接等，由一个旋转波段开关改变测量的功能和量程。（使用方法实验课堂我将会进行讲解和演示）3、数字示波器数字示波器就将输入的电压、电流等电信号进行采样、存储并以图形的形式直观的显示出来的测量仪器。数字示波器将被测信

3、号采用和量化，并将其以二进制的形式存储起来，再从存储器中取出信号的离散值。通过一定的算法将离散的信号以连续的形式在屏幕上显示出来。（具体操作我将在课堂上演示讲解）示 波 器 的 面 板 介 绍 如 下：屏幕I屏幕菜 、I单选择I、X轴扫描调整校准信号操作调整测量辅助设置USB 接口输入 插座4 、函数信号发生器本实验使用的是 RIGOLDG102双通道函数/任意波形发生器，具采用直接数字频率合成（DDS技术设计，能够产生精确、稳定、低失真的输出信号，且操作简单。具有两个输出通道CH1和CH2, 可分别选择：正弦波、方波、锯齿波、脉冲波、噪声波、任意波输出。能够调节输出波形的频率，幅度，占空比等

4、参数。还有两个常用按键：通道选择和视图切换键。（具体操作我将在课堂上演示讲解）5、稳压电源本实验使用的稳压电源型号是QJ3003SID,此电源有一路固定 5V/3A输出（即输出电压固定式 5V ,且最大带载电流是 3A）两路可调输出（电压调节范围是0-30V,电流调节范围是 0-3A）,分别为通道I和通道H。两路可调输出可以独立输出，也可以进行串联或者并联输出。三、实验设备与器件仔细查看数字电路实验装置的结构：直流稳压电源、信号源、逻辑开关，逻辑电平显 示器，元器件位置的布局及使用方法。1、稳压电源电源2、双通道数字示波器3、函数信号发生器4、数字万用表6、IN4007型二极管、及 R C元件

5、若干四、实验内容正确连接数字电路实验箱、数字示波器、函数信号发生器、稳压电源的输入电源线（接 线时要注意安全，人体切勿触碰导电金属线及插片等) ，电源线接口一般在仪器仪表的背部或侧面。通交流电(220V/50HZ)并按键下电源开关，使各仪器正常启动工作。1、数字电路实验箱各模块功能的验证(1)将数字电路实验箱的POWE腋键置于ON犬态，将DCSourse模块上的按钮置于 ON犬态。将万用表的量程置于 V=/20档，测量实验箱DC Sourse的+5V与，端的 输出电压，并记录结果。(2) 将 DC Sourse 模块上的+5V 接入到Pulse Soures 模块的+5V 插孔上，同时也记录到

6、实验箱第三个数码管旁边的+5V插孔上。将Pulse Soures模块的H (红色)指 示灯插孔连接到数码管下边的 A 孔，按下 Single pulse 按钮，记录数码管的变化情况。2、数字示波器的使用将数字示波器的接地端和探针分别与数字电路试验箱上Pulse Soures模块的，端和 Pulse Output 端相连。 测量脉冲输出的频率和占空比， 并记录实验结果， 改变 Fre-Rang 按钮的位置，观察脉冲指示灯的状态再次记录实验结果。3、用函数信号发生器的通道2输出一个脉冲波，频率为你所在的编组号乘以1000Hz(例 如：假设你是第5组的成员，那你要输出的脉冲频率是 5*1000HZ=

7、5000HZ即5KHZ记录 你的调节步骤和方法。写入实验报告。4、用数字万用表测量二级管的导通压降。用数字万用表测量数字电路实验箱内左下角100K可变电阻器的以下几组电阻值：1.2K欧、15K欧、57K欧，并记录实验步骤和实验 读数。5、 思考 稳压电源两组可调输出进行 串联输出和并联输出的电压电流与独立输出时有什么不同，并加以验证五、实验报告 1、对数字电路实验箱的各功能模块进行说明。 2、总结各仪器仪表的主要功能和使用方法步骤。 六、实验预习要求 1、了解稳压电源、数字示波器、函数信号发生器、数字万用表的基本功能。 2、查阅各仪器仪表的操作说明，会一些简单操作。 3、思考数字电路实验箱应该

8、完成哪些基本功能。实验二 TTL集成逻辑门的参数测试与使用一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3 、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20即在一块集成块内含有两个互相独立的与非门，每个 与非门有四个输入端。其逻辑框图、符号及引脚排列如图2 1（a）、（b）、（c）所示。图21 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全

9、“1”得“0。）其逻辑表达式为Y =语二2、TTL与非门的主要参数（1）低电平输出电源电流ICCL和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输 出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端 接地，其余输入端悬空，电源提供给器件的电流。通常 ICCLICCH,它们的大小标志着器件 静态功耗的大小。器件的最大功耗为 PCCL= VcC CCL,手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗Iccl和IcchM试电总备如图22(a)、(b)所示注意:TTL电路对电源电压要求较严，电源

10、电压VCc只允许在+ 5V 10%的范围内工作, 超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。图22TTLVccVccV9+5V9+5V3Lh fMAJ1l| , (d)1CCH下门静态参数测试电路图(2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬 空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影 响前级门电路带负载的个数，因此希望I iL小些。IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电 流值

11、。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，具大小关 系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。I iL与I iH的测试电路如图2 2(c)、(d)所示。(3)扇出系数NO扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数， 即低电平扇出系数 NOl和高电平扇出系数 NOho通常IiHNOl,故常以NOl作为 门的扇出系数。NOL的测试电路如图2-3所示，门的输入端全部悬空，输出端接灌电流负载R,调节R使Iol增大，Vx随之增

12、高，当Vol达至U Vxm (手册中规定低电平规范值0.4V)时的Iol就是 允许灌入的最大负载电流，则Nolq通常NOl 8IiL(4)电压传输特性门的输出电压VO随输入电压Vi而变化的曲线Vo=f(v i)称为门的电压传输特性，通过 它可读得门电路的一些重要参数，如输出高电平Vo小输出低电平VOl、关门电平VOf、开门电平VU阈值电平V-及抗干扰容限Vnl、Vnh等值。测试电路如图24所示，采用逐点测 试法，即调节R,逐点测得V及Vo,然后绘成曲线。Vcc+ 5V?200QIhJT 产图2 3扇出系数试测电路图2 4传输特性测试电路(5)平均传输延迟时间tpdtpd是衡量门电路开关速度的参

13、数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间问隔，如图2-5所示图2 5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为tpd (tpdL tpdH ) 2tpd的测试电路如图2-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信 号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的 振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使 A点由原来的逻辑“1”变为逻辑“ 0”；再经过三级 门的延迟后，A点电平又重新回到逻辑“ 1”。电路中其它各点电

14、平也跟随变化。说明使 A 点发生一个周期的振荡，必须经过 6级门的延迟时间。因此平均传输延迟时间为T t Pd 6 TTL电路的tpd一般在10nS40nS之间。74LS20主要电参数规范如表21所示表21参数名称和符号规范值单位测试条件直 流 参 数通导电源电流I CCLV 14mAVcc= 5V,输入端悬空，输出端空载截止电源电流I CCH7mAVcc= 5V,输入端接地，输出端仝载彳氐电平输入电流I iL1.4mAVCc= 5V,被测输入端接地，其他输入 端悬空，输出端空载高电平输入电流I iH3.4VVCc= 5V,被测输入端 Vn = 0.8V,其他输入端悬空，I OH= 400科A

15、o输出低电平Vdl0.3VVCc= 5V,输入端 Vn=2.0V,I OL= 12.8mA。扇出系数Nd48V同VOH和VIL交 流 参 数平均传输延迟时间t pd20nsVcc- 5V,被测输入端输入r勺二Vn = 3.0V, f = 2MHz、实验设备与器件1 、+5V直流电源3 、逻辑电平显示器5 、直流毫安表2、逻辑电平开关4、直流数字电压表6、直流微安表7、74LS20X 2、1K、10K 电位器,200Q 电阻器(0.5W)四、实验内容在合适的位置选取一个14P插座，按定位标记插好74LS20集成块1、验证TTL集成与非门74LS20的逻辑功能按图26接线，门的四个输入端接逻辑开关

16、输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“ 1”，向下为逻辑“ 0”。门的输出端接由LED发光 二极管组成的逻辑电平显示器(又称 01指示器)的显示插口， LED亮为逻辑“1”，不 亮为逻辑“ 0”。按表2-2的真值表逐个测试集成块中两个与非门的逻辑功能。 74LS20有 4个输入端，有16个最小项，在实际测试时，只要通过对输入 1111、0111、1011、1101、 1110五项进行检测就可判断其逻辑功能是否正常。图2E与尊门逻辑功能泅试电路2、74LS20主要参数的测试(1)分别按图22、23、2 5(b)接线并进行测试，将测试结果记入表2 3中表2 3I CCL(mA

17、)I CCH(mA)I iL(mA)I OL(mA)I OLNo 一I iLt pd = T/6(ns)(2)接图24接线，调节电位器RW,使w从OV向高电平变化，逐点测量 w和vo的对 应值，记入表2 4中。表2 4V(V)00.20.40.60.81.01.52.02.53.03.54.0VO(V)五、实验报告1、记录、整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。六、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 2 1 所 示。识别方法是：正对集成电路型号（如 74LS2。或看标记（左边的缺口或小圆点标记），

18、 从左下角开始按逆时针方向以 1, 2, 3,依次排列到最后一脚（在左上角）。在标准形 TTL集成电路中，电源端VCc一般排在左上端，接地端 GND-般排在右下端。如74LS20为 14脚芯片，14脚为VCc, 7脚为GND若集成芯片引脚上的功能标号为 NC则表示该引脚 为空脚，与内部电路不连接。七、 TTL 集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为+ 4.5V+ 5.5V之间，实验中要求使用Vcg +5M电源极性绝对 不允许接错。3、闲置输入端处理方法（1） 悬空，相当于正逻辑“ 1 ” ，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。 但

19、易受外界干扰， 导致电路的逻辑功能不正常。 因此， 对于接有长线的输入端， 中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。（2） 直接接电源电压VCc （也可以申入一只110KQ的固定电阻）或接至某一固定电压（+2.4V4.7 KQ时，输入端相当于逻辑“1”。对于不同系列的器件， 要求的阻值不同。5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除外）。否则不 仅会使电路逻辑功能混乱，并会导致器件损坏。6 、输出端不允许直接接地或直接接 5V 电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻

20、R接至Vcc, 一般取R= 35.1 K Qo1229实验三组合逻辑电路实验分析一、实验目的1 .掌握组合逻辑电路的分析方法与测试方法2 . 了解组合电路的冒险现象及其消除方法二、实验原理1 .组合电路是最常见的逻辑电路，可以用一些常用的门电路来组合成具有其他功能的 门电路。例如，根据与门的逻辑表达式 z a?b A7B得知，可以用两个与非门就可组 合成一个与门。还可以组合成更复杂的逻辑关系。2 .组合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式 或真值表，从而确定该电路的逻辑功能。3 .组合电路设计过程是在理想情况下进行的，即假设一切器件均没有延迟效应，但实 际上并非

21、如此，信号通过任何导线或器件都需要一段响应时间，由于制造工艺上的原因， 各器件延迟时间的离散性很大。这就有可能在一个组合电路中，在输入信号发生变化时， 有可能产生错误的输出。这种输出出现瞬时错误的现象称为组合电路的冒险现象（简称险 象）。本实验仅对逻辑冒险中的静态 0型与1型冒险进行研究。如附图3-1所示的电路。（a）简单组合电路（b）输入A变化时的波形图附图3-1 0型静态险象其输出函数Z A A ,在电路达到稳定时，即静态时，输出 P总是1。然而在输入A 变化时（动态时）从附图3-1（b）可见，在输出Z的某些瞬间会出现0,即当A经历1 -0的 变化时，Z出现窄脉冲，即电路存在静态 0型现象

22、。同理，在附图3-2所示的电路，Z AA ,存在有静态1型险象。(a)(b)附图3-2 1型静态险象进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中， 只要能成为A A或AA的形式，必须存在险像。为了消除此险像，可以增加校正项，前 者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。还可以用卡诺图的方法来判断组合电路是否存在静态险像，以及找出校正项来消除静 态险像。三、实验设备与器件1. +5V直流电源2.双踪示波器3.连续脉冲源4.逻辑电平开关5. 0-1指示器6. 74LS00 74LS08 74LS32 74LS86四、实验内容组合逻辑电路

23、的分析是根据所给的逻辑电路，按逻辑门的连接方式，逐一写出相应的 逻辑表达式，然后写出输出函数的表达式，列出真值表，并画出卡诺图判断能否简化。(一)分析测试半加器的逻辑功能1 .写出附图3-3的逻辑表达式附图3-3由与非门组合成的半加器电路Zi 二 二 Zs-S 二 c=2 .根据表达式列出真值表，并画出卡诺图判断能否简化S=ABZ 1Z 2Z 3SC000110113 .根据附图3-3,在实验箱选定两个14P插座，插好两片74LS0Q并接好连线，A B 两输入接至逻辑开关的输出插口。 S C分别接至逻辑电平显示输入插口。按下表的要求进 行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比

24、较，两者是否一致。ABSC00011011（二）分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路，根据半加 器的逻辑表达式可知，半加的和 S是A、B的异或，而进位C是A、B的相与，故半加器可 用一个集成异或门和二个与非门组成，如附图3-4所示。测11t方法同（一）3项，将测试结果填入自拟表格中，并验证逻辑功能。附图3-4半加器电路（三）分析、测试全加器的逻辑电路1.写出附图3-5电路的逻辑表达式附图3-5由与非门组合成的全加器电路2.列出真值表ABC-1SXX2X3SC0000101001100010111011113 .根据真值表画出逻辑函数 S、C卡诺图4 .按附图3

25、-5的要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上 面真值表进行比较逻辑功能是否一致。ABC-1SC000010100110001011101111（四）分析、测试用异或门、或非门和非门组成的全加器逻辑电路根据全加器的逻辑表达式全加和 S i=ABC-1进位 C i=（Ai B） C-i + Ai B可知一位全加器可以用两个半加器和两个与门一个或门组成。（使用74LS86 74LS0874LS32三种芯片）1 .画出用上述门电路实现的全加器逻辑电路。2 .按所画的原理图，选择器件，并在实验箱上接线。3 .进行逻辑功能测试，将测试结果填入自拟表格中，判断测试是否正确。（五）观察冒

26、险现象（这一个内容选做，有能力的同学最后做下实验看看现象）按附图3-6接线，当B=1, C=1时，A输入矩形波（f=1MHz以上），用示波器观察Z输出 波形。然后，试用添加校正项的方法消除险象。附图3-6五、实验预习要求1 .复习组合逻辑电路的分析方法。2 .复习用与非门和异或门构成半加器、全加器的工作原理3 .复习组合电路险象的种类，产生原因，如何防止？4 .根据实验任务要求，设计好必要的线路。六、实验报告1 .整理实验数据、图表，并对实验结果进行分析讨论。2 .总结组合电路的分析与测试方法。3 .对险象进行讨论。实验四触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能

27、2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“ 0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。1、基本RS触发器图8-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。通常称 S为置“1”端，因为S=0 (R=1)时触发器被置“ 1”； R为置“ 0”端，因为R=0 (S=1)时触发器被置“ 0”,当S=R=1时状态

28、保持；S= R=0时，触发器状态不定，应避免此种情况发生，表41为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”图8-1基本HS触发器组成，此时为高电平触发有效。表4-1输入输出SRQn+1Qn+10110100111QnQn002、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS76双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4 2所示。JK触发器的状态方程为Qn+1 =jQn+KQ组成“与”而把Q=1,J和K是数据输入端，是触发器状态更新的依据， 若J、K有两个或两个以上输入端时，的关系。Q与

29、Q为两个互补输出端。通常把Q=0、Q=1的状态定为触发器“ 0”状态;Q= 0定为“1”状态。XK JPR1CLR1J vcc 2CK2PR 2CLR2KPRCLRIQ4CLR7口8 CKPR1514131KIQTOGN 口2K2Q2Q2J图4 2 74LS76双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-2表42输入输出SdRdCPJKQn+1Qn+101XxX1010xxX0100xXXjj11J00QnQn11J101011J010111J11QnQn11TXXQnQn注：X 任意态J一 高到低电平跳变T 低到高电平跳变Qn ( Qn )现态 Qn+1 ( Qn+1 )

30、次态()-不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1 = Dn,其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D 74LS175、六D 74LS174 等。图43为双D 74LS74的引脚排列及逻辑符号。功能如表4 3。】41 13|I 山口| 91 8 I Q除 2Rd 2D 2CP 2Sd 2Q

31、2QJ74LS74个yi yip ICFGND_1| 23T|5|&|7|Sd D CP Rd输入输出SdRdCPTQn+101XX110XX011J0Qn11J1Qn输入输出SdRdCPDQn+1Qn101xX1010XX0100XX11T11011T00111JXQnQn表4 3表44图43 74LS74引脚排列及逻辑符号4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将 JK触发器的J、k两端连在一起，并认它为 T端，就得到所需的T触发器。如图4- 4(a)所示，其状态方程为：Qn+1 =TQn + TQ

32、nU1QCP(b) T触发器(a) T触发器图4 4 JK触发器转换为T、T触发器T触发器的功能如表 4 4。由功能表可见，当 T = 0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图44(b)所示，即得T触发器。在T触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将D触发器Q端与D端相连,便转换成 T触发器。如图45所示。JK触发器也可转换为 D触发器，如图46。转快电路图4-6 JK转成D图45 D转成T5、CMOS触发器（1） CMOS边沿型D触发器CC40

33、13是由CMOS传输门构成的边沿型 D触发器。它是上升沿触发的双D触发器，表45为其功能表，图47为引脚排列。表4-5输入输出SRCPDQn+110XX101XX011XX00T1100000 I 0 I J I x |Qn川 l?|1 1 I iq| 9 I sIV0D Qj Qa CP皆 Kj Da SaJCC4O13Ri Q CPi Jl 中i237|5e7|图4 7 双上升沿D触发器（2） CMOS边沿型JK触发器CC4027是由CMOS传输门构成的边沿型 JK触发器，它是上升沿触发的双JK触发器，表4 6为其功能表，图48为引脚排列。转换电路CP输 入输出SRCPJKQn+110XX

34、X101XXX011XXXj00T00Qn00T10100T01000T11Qn00XXQn表4 61户|15 I13 3 I 11旧| Q IVdd Qn Q2 CPj： Rn K2 Jr SiJCC4027Qi Qi CPi Ki Ki Jj Si Vss” 2| 3| 4|司司可可图4 8双上升沿JK触发器CMOS触发器的直接置位、复位输入端 S和R是高电平有效，当 S= 1 （或R= 1）时，触发器将不受其它输入端所处状态的影响，使触发器直接接置1 （或置0）。但直接置位、复位输入端 S和R必须遵守RS = 0的约束条件。CMOS触发器在按逻辑功能工作时，S和R必须均置0。三、实验设备

35、与器件1、+ 5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、 74LS7674LS0074LS74四、实验内容1、测试基本RS触发器的逻辑功能按图41,用两个与非门组成基本 RS触发器，输入端 R、S接逻辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表4- 7要求测试，记录之。表4-7RsQQ11 一00一 11 一010一 1002、测试双JK触发器74LS76逻辑功能(1)测试Rd、Sd的复位、置位功能任取一只JK触发器，Rd、Sd、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。要求改变Rd, S

36、d (J、K、CP处于任意状态)，并在Rd=0 (Sd=1)或Sd=0 (RD=1)作用期间任意改变 J、K及CP的状态，观察 Q、Q状态。自拟表格并记录之。(2)测试JK触发器的逻辑功能按表4-8的要求改变J、K、CP端状态，观察 Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿(即 CP由1 -0),记录之。(3)将JK触发器的J、K端连在一起，构成 T触发器。在CP端输入1HZ连续脉冲，观察 Q端的变化。在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。表4 8JKCPQn+1Q0Qn= 1000一 11一 0010一 11一 0100一

37、 11一 0110一 11一 03、测试双D触发器的逻辑功能(1)用74LS76JK触发器及与非门构成 D触发器，如图：转换电路QCP图4-9(2)测试D触发器的逻辑功能按表4 - 9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿录之。表49DCPQn+1Q0Qn= 100一 11一 010一 11一 0(3)将D触发器的Q端与D端相连接，构成 T触发器。测试方法同实验内容 2、3),记录之。4、双相时钟脉冲电路用JK触发器及与非门构成的双相时钟脉冲电路如图4-9所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲 CPa及CPb,其频率相同、相位不同。分析电路工作原理，并按图 4

38、9接线，用双踪示波器同时观察 CP、CPa； CP、CPb及CPa、CPb 波形，并描绘之。图4 10 双相时钟脉冲电路5、乒乓球练习电路电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。提示：采用双 D触发器74LS74设计实验线路，两个 CP端触发脉冲分别由两 名运动员操作，两触发器的输出状态用逻辑电平显示器显示。五、实验预习要求1、复习有关触发器内容2、列出各触发器功能测试表格3、按实3内容4、5的要求设计线路，拟定实验方案。六、实验报告1、列表整理各类触发器的逻辑功能。2、总结观察到的波形，说明触发器的触发方式。3、体会触发器的应用。4、利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它输入端的信号？又是为什么?