《74hc374,74hc245引脚图.doc》由会员分享，可在线阅读，更多相关《74hc374,74hc245引脚图.doc（2页珍藏版）》请在三一文库上搜索。
1、74ls374引脚图及功能真值表八上升沿 D 触发器(3S,时钟输入有回环特性)简要说明:374为具有三态输出的八 D 边沿触发器,共有 54/74S374 和 54/74LS374 两种线路结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别):型号 fm PD54S374/74S374 100MHz 450mW54LS374/74LS374 50MHz 135mW374 的输出端 O0O7 可直接与总线相连。当三态允许控制端 OE 为低电平时，O0O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操
2、作不受影响。当时钟端 CP 脉冲上升沿的作用下，O 随数据 D 而变。由于 CP 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。引出端符号：D0D7 数据输入端OE 三态允许控制端（低电平有效）CP 时钟输入端O0O7 输出端74ls374引脚管腿图：74ls374逻辑图和功能真值表：74ls245引脚图总线驱动器74LS244和74LS245经常用作三态数据缓冲器，74LS244为单向三态数据缓冲器，而74LS245为双向三态数据缓冲器。单向的内部有8个三态驱动器，分成两组，分别由控制端 和2G 控制； 双向的有16个三态驱动器，每个方向8个。在控制端 有效时( 为低电平)，由DIR端控制驱动方向：DIR为“1”时方向从左到右(输出允许)，DIR为“0”时方向从右到左(输入允许)。74LS244和74LS245的引脚图如图5-5所示。