《同步七进制加法计数器——数字电子技术,.docx》由会员分享，可在线阅读，更多相关《同步七进制加法计数器——数字电子技术,.docx（17页珍藏版）》请在三一文库上搜索。
1、成绩评定表学生姓名班级学号专业电子信息科学与技术课程设计题目七进制同步加法计数器序列脉冲发生器(1010101010)评语组长签字：成绩日期2012年 月日课程设计任务书学院信息科学与工程学院专业电子信息科学与技术学生姓名学号设计题目同步七进制加法计数器脉冲序列发生器(1010101010)内容及要求：1 .利用触发器和逻辑门电路，设计七进制同步加法计数器，和脉冲序列发生器 (1010101010)o2 .根据设计电路图进行连线进行验证。3 .在multisim环境下分析仿真结果，给出仿真波形图。进度安排：第15周：1 .指导教师布置课程设计题目及任务2 .课程设计指导教师就相关问题单独进行指
2、导3 .查找相关资料并且进行电路的初步设计第17周：1 .根据具体设计题目进行最后总体设计2 .课程设计指导教师就相关问题单独进行指导3 .利用实验平台进行课程设计的具体实验4 .指导教师针对课程设计进行答辩指导教师(签字)：年月日分院院长(签字)：年月日1.课程设计的目的2 .计数器设计的总体框图23 .计数器设计过程24 .序列脉冲设计的总体框图55 .脉冲序列设计过程56 .设计的仿真电路图107 .设计的芯片原理图118 .实验仪器129 .总结与体会1210 .参考文献13131课程设计的目的1 .加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。2 .学习自行设计一定难
3、度并有用途的计数器、加法器、寄存器等。3 .检测自己的数字电子技术掌握能力。2 .计数器设计的总体框下图为同步七进制加法计数器示意框图七进制同步加法计cp数器 C图13 .计数器设计过程七进制同步加法计数器，无效态为：ill根据题意可画出该计数器状态图：000 001 010 011Z110101 100图2选择触发器，求时钟方程，画出卡诺图。a.触发器：JK边沿触发器三个b.时钟方程：由于是同步计数器，故CP（产CP|=CP2= CP c.卡诺图如下：七进制同步加法计数器次态卡诺图:图3 次态Q：的卡诺图次态Q的卡诺图13次态的卡诺图根据卡诺图写出状态方程：状态方程：Qt=Q同+Gq；q：q
4、7 =&q：+GqWq1 =弓+西求驱动方程：jk触发器特性方程为：二，。 + KQn由此可以得出驱动方程：J2=Q；QoK2=Qji=Qo Ki=c；aJo=QKo=l检查电路能否自启动：将无效态（in）代入状态方程、输出方程进行计算,13111000，结果为有效态，故能自启动，其状态图为:13 001A 010 011111110010013/I/01110 1110000可见，在CP操作下都能回到有效状态，电路能够自启动。6 .设计的逻辑电路1 .同步七进制加法计数器V3A2.脉冲序列发生器(1010101010)7 .设计的芯片原理图17图中为JK边沿触发器(下降沿)的引脚标号图，脉冲
5、信号从图中1CLK和 2CLK输入，PR、CLR分别为异步清零端和异步置数端。即当PR端输入高电平而 CLR端输入低电平时，Q的次态被异步置为0：当PR端输入低电平而CLR端输入 高电平时，Q的次态被异步置为1。其输出特性为0,=JCT+K。则J=l, K=0时，输出Q的次态被同 步置1； J=0, K=1时，输出Q的次态被同步置为0； J=0。，K=0时，Q的次态和 现态一致，保持状态；时，Q的次态和现态状态相反，翻转。图 18.1图 18.2上图中1.2为集成芯片中的两个与非门U3A74LS08J图19图19为两输入与门8 .实验仪器集成芯片：74LSU2芯片2个（每个芯片包含2个JK触发
6、器）,74LS00芯片1个（每个包含4个与非门电路），74LS08芯片一个（每个包含4个与门电路）。数字原理教学系统试验台一台（含导线若干）。9 ,总结与体会经过本次课程设计，不仅使我学到了很多的知识而且大大的提升 了我的动手实践能力，使我受益匪浅。比如，在设计过程中，稍有不 慎就会出错，所以，我们一定要高度的重视，细心的去完成设计。接 线过程是反映一个动手能力的平台，只要利用好它，对自己的动手能力很有帮助。因此，我们一定要本着一丝不苟的精神来完成每次课设, 抓住锻炼自己的机会，逐渐提升自己的能力。10 .参考文献1清华大学电子学教研室组编.余孟尝主编.数字电子技术基础 简明教程.3版.北京：高等教育出版.20062沈阳理工大学信息科学与技术学院数字逻辑实验室编.张利萍, 王向磊主编.数字逻辑实验指导书.1版.沈阳：沈阳理工大学出版 社.2011