高速电路设计-1127解析.docx

《高速电路设计-1127解析.docx》由会员分享，可在线阅读，更多相关《高速电路设计-1127解析.docx（13页珍藏版）》请在三一文库上搜索。

1、 高速电路设计理论 1、电源分配：(1)设计目的是尽可能减小网络中的阻抗。有两种方法： 电源总线 法(power buses ) 和电源位面 法(power planes)。一般来说，电源位面法较之电源总线法有着比较好的阻 抗特征，不过，就实用性来说，总线法更好一些。(2)电源总线法和电源位面法：电源总线系统 是由一组根据系统设备要求不同而具有不同电压级别的线路组成的。从逻辑上讲，典型的应该是 +5V和地线。每种电压级别所需的线路数目根据系统的不同而不同。电源位面系统 是由多个电源层(或者层的部分-电源层分割)组成的。每个不同电压 级别需要一个单独的层。电源层上面唯一的缝隙，是为了布置管脚和信

2、号过孔用的。电源位面系统中，电流不受线路控制，分布在整个层上。由于整体阻抗小，电源位 面系统比总线系统的噪声更小。(3)线路噪声过滤：不论使用怎样的电源分配方案，整个系统都会产生足够导致问题发生的噪声，额外的过滤措施是必需的。这一任务由 旁路电容 完成。一般来说，一个 1uf-10uf的电容将被放在系 统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个0.01uf-0.1uf的电容。(4)旁路电容的放置：VCC电容很接近芯片接 VCC勺位置，但是接地端却很远。因为噪声在一个电源平面上并 不是均衡的，电容并不过滤芯片导线 (chip leads )产生的噪声，它只过滤芯片附近的噪声。 为

3、达到良好的性能，应该使芯片与电容在同一点上接VCC接地。因为电容的尺寸与芯片的尺寸是不同的，所以有必要从 VCG口地线接入点分别引两条线到电容器 。这些“延长导线” 放在无电源平面上，而且 越短越好。通常，最好将电容放在板子的 正对面，芯片的正下方。 一个表贴芯片放在那里可以得到很好的工作效果。对于有多个VCC地线管脚的设备，最佳的旁路取决于设备本身。特别决定于电源管脚是否是内部连接的(connected internally )。对于这样的设备，只需要旁路一个地线管脚 到一个VCCf脚。若电源在内部是分散开的， 这些分开的VCCf脚需要分别去耦(decoupled)。 总体来说，最好与设备供

4、应商联系，听取他们的建议。(5)电源网络一个功能就是可以为系统所有的信号提供一个回路，无论信号是否在板内产生。电源网络可以削弱很多高速噪声问题的产生。电流环路产生电感，可以将其看作一个单圈电感。它会增强振铃，串扰和辐射。电 流环路电感及其带来的问题随着环路的大小增大而增大。为减小这些问题，需要减小环路的尺寸。振铃：来源于变压器漏感和寄生电容引起的阻尼振荡(振幅越来越小的振动)。串扰：两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦 合引发耦合电流，而感性耦合引发耦合电压。PCBK层的参数、信号线间距、驱动端和 接收端的电气特性及线端接方式对串扰都有一定的影响。(6)高速系统设

5、计最重要的部分之一就是在信号跳变时产生的能量。每次信号跳变时 都会产生AC电流。电流需要一个 闭合回路。AC返回信号可以取路于整个板面，但是实际上会取最小阻抗 的路线。阻抗包括电感和电容。金属的阻抗很小；所以阻抗主要来自于电感。若希望路线具有最小阻抗，则需要将信号返回线靠近信号线。如果可能，将返回线尽量靠近信号线，可以得到最小的环路。在多层板中，“尽量靠近”通常表示信号路线正上方或正下方的地线平面或者 Vcc平面。在双层板中，则意味着最近的地线或者Vcc线路。电源平面并没有对电流施加天然的限制。于是返回信号可以取道最小阻抗的线路，也就是距离信号线最近的线路。 这也就会产生最小的电流回路， 这正

6、是高速系统需要的解决方案。 尽管电源平面方案比总线方案更优，但是设计者的失误仍然可能使得这些优越性丧失。自然线路上的任何一个断点都会使得电流绕道而行，从而加大环路的尺寸。请小心地线平面和电源平面上的断点。电源平面上的断点（cuts）往往出现在 割缝处和过孔 上。它们是连接板的对边、 连接元件 与板子连接器的电路中必要的部分。 它们经常被很多小缺口（ gaps）所围绕，这些小缺口位 于电源层，它们被腐蚀用以防信号线短路的。如果 过孔离得太近，腐蚀的线又太粗，它们就 会连在一起，形成一个回路上的阻碍。 断点可能发生在背板 连接器（connectors ）及设备插 槽中。（7）高速模拟系统对 数字噪

7、声 是很敏感的。比如，放大器可以将跳变噪声放大，几乎像一个尖峰脉冲（spike ）。在既具有模拟与数字两种功能的板子上，一般这两种电源是需要分开的；两个平面在电源上叠放在一起。对于同时使用两种（模拟和数字）信号的板子来说， 这种方法会导致一些问题（比如DAC和电压比较器）。信号线必须跨过平面边界。这些边界迫使回路在回到驱动之前 ，先回到电源。在信号交叉的接地平面放置 跳线可以很好的解决问题。Jumper在断点处为返回信号提 供了桥梁；也使得回路的尺寸减小。当使用分离的电源平面时，不要将数字电路的电源平面与模拟电路的电源平面重叠。将数字电路的电源平面与模拟电路的电源平面分开的目的是将数字电路与模

8、拟电路分开。如果板平面交叠，电路就会有交叠的可能，会损害电路的 分离性。为了保证分离性，一块板子， 分离的平面（planes ）之间切开。板子新暴露在外面的边缘部分应该看不到任何金属部分，除非因为有特意留出的跨边界的电路或者连接。（8）隔开敏感元件：有些设备，比如锁相电路，对噪声非常敏感。它们需要更高级别的隔离。在电源平面上沿设备周围腐蚀出马蹄形可以达到很好的隔离效果，所有进出该设备的信号都由马蹄形一端 的窄小通路 传输。电源平面上电流噪声将会绕过马蹄形地带，不会靠近敏感元件。 使用这个技术的时候，要保证其他所有信号都绕开了隔离的部分。否则，这些线路会产生本项技术原本希望避免的噪声。（9）隔开

9、敏感元件将电源总线靠近信号线：有时候，设计者不得不使用双层板，不能使用电源平面而要用电源总线。即使如此，将电源总线靠近信号线也同样能够减小回路的尺寸。地线总线应该跟随着板子另一面的最敏感的那条信号线。这样，这条信号线的回路尺寸和使用电源平面的信号线回路尺寸是一样的。2、传输信号线：（1）控制信号线与 AC地之间的关系应该利用“信号总是取道 阻抗最小的路线”这一特 性。另一个特性是一条信号线上的 阻抗是一个常量。这样的信号线被称作“可控阻抗线”， 它是板上信号传输的最佳媒质。但是，如果信号延迟大于传输时间的一多半，信号线应被看作一条传输线。一条终 接负载不合适的传输线受到反射的影响，反射则会使得

10、信号变形。传输线负载端的信号 很像振铃（图17）,使得系统速度下降。它还会导致时钟错误，损坏系统功能。一个可控阻抗信号线可以用图18模型表示。电感和电容 均匀分布在线上。它们分别以亨利每单位长度，法拉每单位长度为单位。图is传输线模型(2)传输线分类印刷电路板的信号线可以归于两大类：带状线和微波传输线。带状线的信号线夹在 两层电源平面之间，这样的设计技术可以得到最干净的信号，因为信号线的两面都受到保护。但是，这样的线是隐藏的， 想轻易接触到信号线非常困难。微波信号线则将信号线放在朝外的平面层(表层)上。信号线的一端是地线平面。这样的设计使接触信号线变得容易。带状线微带线(3) PCB制板参数：

11、覆铜厚度t：线路和板子的尺寸由一些规则规定。一般来说，卖主提供的板子都是1oz铜，所以板子的金属厚度大约是千分之一英寸( 1mil)。布线线宽w：线路宽度应该在 8至15 mil之间。比8 mil更细的信号线很难控制。比 15mil更粗的信号线的阻抗则过大。一般信号线的宽度因该是10 mil。板间距离h:则由需要的板子厚度，层数决定。比如， 30 mil就足够了。介电常数er：则绝缘材料确定。(4)反射：源产生的信号能量是由Z0欧姆决定的。即使线路本身好像是一个阻抗，但是它并不消耗能量。信号能量必须由 负载阻抗(Zl)消耗，如果希望得到从源到负载的最大传输能量，则希望源阻抗与负载阻抗 相等。也

12、就是说要传输给 Zl全部信号，Zl必须与Z0相等。如果它们不相等，则有一部分能量将损耗，另外还有一部分回成为 反射返回源。源发生器将调整 输出，以便补偿“新”负载。负载端的信号波形可以被认为是原来产生的信号和后来负载产生的反射信号之和。波形的形状依赖于负载阻抗与传输线阻抗的失调程度，以及信号传输时间（Tr-上升时间）与传播延迟时间（Td）的比率-Tr/Td 。如果传输时间远远大于延迟时间，那么当反射到达源的 时候，原来的信号仅仅被改变了一点点。源发生器能够补偿“新”负载并且传输正确的信号，仅仅有一点点信号干扰。因此负载端信号仅仅有一点点过冲。信号的过冲和传输线的时延有关，当传输线延时Td 信号

13、上升时间的20%寸，就要考虑由于导线没有终端（端接电阻）而产生的振铃噪声。当时延大于上升时间的20%寸，振铃会影响电路功能，必须加以控制，否则这是造成信号完整性问题的隐患。当Td电容性和电感性干扰都随着负载阻抗的增大而增大。所以，所有可能产生干扰干扰的线都应该为 线阻抗(line impedance)做终端(terminated)-端接电阻。将信号线分离，可以减小两条信号线产生的电容耦合能量的大小。 电容性耦合可以通过用 地线隔离 的方法减小。为了起到良好效果，地线应该每隔 入/ 4英 寸就与地平面连接。 对电感性干扰，尽量 减小环路 大小。尽可能消除环路。 对电感性干扰，避免出现共用信号回路

14、的情况。4、电磁干扰(EMI):EMI对于速度来说更加重要。高速设备对干扰更加敏感。它们会受到短时脉(glitch)的影 响，而低速设备就会忽略这样的影响。即使板子或者系统不是十分敏感，美国FCC,欧洲的VDE和CCITT ,都制定了一些板子可能会产生的高频噪声的限制。可以通过 屏蔽，过滤，避免环路，在可能的时候降低设备速度等方法减小EMI。11）环路（loops ）:电流回路是设计中无法避免得。它们就像天线（antennae）一样。减小环路的 EMI意味着减小环路的数量和环路的天线效力。不要人为制造环路；将自然环路做得越小越好。1 .保证每条信号线的两点之间只有一条路径，这样可以避免人为的环

15、路。2 .尽可能使用 地平面。最小的自然电流环路会自动产生地平面。使用地平面的时候，必须 保证信号回路没有阻塞。（2）过滤：过滤是电源线的标准。它也可以被应用到信号线中， 但是只是作为最后选择的手段，如 果信号源噪声实在无法消除， 才会使用这种方法。过滤有三种选择：旁路电容，EMI过滤器 和铁氧体磁珠。3 3） EMI过滤器：EMI过滤器是商业生产的用于削弱高频噪声的设备。它们最初是为了过滤电源线的噪声而制造的。它们分离系统之外的电源（被称为the line）和系统内部的电源（被称为load）。它们产生的是双向的影响：它们过滤板子或者设备输入的噪声，也过滤板子或者设备输出的噪声。）自由电容型R

16、 逆w=sp=7-oc_-trap77-P1型T型 3T线性噪声滤波器的几种班式（4）铁氧体噪声干扰抑制器：铁氧体噪声干扰抑制器是放在导电物质旁边的铁氧体元件。铁氧体干扰抑制器之所以能工作，是由于它加入了与导线串联的 电感。铁氧体干扰抑制器给导线加入电感，但是不加入DC阻抗。这使它能够成为设备理想的Vcc管脚线噪声干扰抑制器。铁氧体珠子体积小容易用，所以它们被应用于抑制高频信号线的噪声。不推荐这样使用是因为：首先，这样容易掩盖大多数问题；第二，它可能影响信号的边缘速率（edge rate）。但是，如果板子布线已经完毕，铁氧体磁珠还是可以作为降低干扰的最后手段。5、总结:高速技术的出现使得高速系

17、统的出现成为可能，但是在实现中，必须加以额外的考虑。最大噪声可以通过如下手段加以消除： 整合稳定 电源和地（ground ）。 使用终端（端接电阻），精心设计传输线，消除 反射。 使用终端（端接电阻），精心规划，减小电容性和电感性干扰（ crosstalk ）。 为满足辐射限制，采取噪声干扰抑制器。电源完整性（PI）一.电源噪声的起因及危害：造成电源不稳定的根源主要在于两个方面： 一是器件 高速开关状态下，瞬态的交变电流 过大；二是电流回路上存在的 电感。从表现形式上来看又可以分为三类： 同步开关噪声（SSN, 有时被称为Ai噪声，地弹（Ground bounce）现象也可归于此类（图 1-a

18、 ）;非理想电源阻 抗影响（图1-b）;谐振及边缘 效应（图1-c）。一fe管脚封装电底Vgnd*非理想电源平面存在阻抗1-3 非理想地平面存在阻抗Load（1）阻抗：对于一个理想的电源来说，其 阻抗为零，在平面任何一点的电位都是保持 恒定的（等于系统供给电压），然而实际的情况并不如此，而是存在很大的噪声干扰，甚至 有可能影响系统的正常工作。（2）开关噪声：开关噪声给信号传输带来的影响 更为显著，由于地引线和平面存在 寄 生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保 持零电平，这样，在驱动端本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开

19、关信号波形来说，会因为地噪声的影响导致信号的 下降沿变缓；在接收端信号 的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转。（3）谐振效应：电源平面可以看成是由很多电感和电容构成的网络，也可以看成是一 个共振腔，在一定频率下，这些电容和电感会发生 谐振现象，从而影响电源层的阻抗。随着 频率的增加，电源阻抗不断变化，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加。（4）边缘效应：电源平面和地平面的边缘效应同样是电源设计中需要注意的问题，这 里说的边缘效应就是指边缘反射和辐射现象，也可以列入EMI讨

20、论的范畴。如果抑制了电源平面上的高频噪声， 就能很好的减轻边缘的电磁辐射，通常是采用添加 去耦电容 的方法。边缘效应是无法完全避免的，在设计PCB寸，要尽量让 信号走线远离铺铜区边缘 ，以避免受到太大的干扰。二.电源阻抗设计：（1）电源噪声的产生在很大程度上归结于非理想的电源分配系统（简称 PDS即Power Distribution System ）。所谓电源分配系统，其作用就是给系统内的所有器件提供足够的 电源，这些器件不但需要足够的 功率消耗，同时对电源的平稳性也有一定的要求。大部分数 字电路器件对电源波动的要求在正常电压的+/-5%范围之内。电源之所以波动，就是因为实际的电源平面总是存

21、在着阻抗，这样，在瞬间电流通过的时候，就会产生一定的电压降和电压摆动。随着电源电压不断减小，瞬间电流不断增大，所允许的最大电源阻抗也大大降低。设计的最大电源阻抗如下：1 f Eg 年二9E ii Ewmi 也(0-3- 6-9-2 抬/ -9 O9 0压一特一 0-3- 5i8- 2 a X二 q 士 * 刘一伙一 5一322 一 1- 1 E Jrr -T-LH-工功率耗散最大电流最大电源阻抗工作频率（瓦特）r （安培）i欧阳:一51250161036630121020090501.8h，9Ki!rr rhiFr msaiir 6oo1801500.41200（2）为了降低电源的电阻和电感，

22、在设计中可采取的措施是：使用电阻率低的材料，比如铜；用较厚、较粗的电源线，并尽可能减少长度；降低接触电阻；减小电源内阻；电源尽量靠近GND合理使用去耦电容；由于电源阻抗的要求， 以往的电源总线 形式已经不可能适用于高速电路，目前基本上都是采用了大面积的铜皮层（ 电源层）作为低阻抗的电源分配系统。三.同步开关噪声（SSN）分析同步开关噪声（Simultaneous Switch Noise简称SSN）是指当器件处于开关 状态，产生瞬间变化的电流（di/dt）,在经过回流途径上存在的电感时，形成交 流压降，从而引起噪声，所以也称为 A噪声。如果是由于封装电感而引起 地平 面的波动，造成芯片地和系统

23、地不一致，这种现象我们称为地弹（Groundbounced。同样，如果是由于封装电感引起的芯片和系统电源差异，就称为 电源 反弹（Power Bounce。所以，严格的说，同步开关噪声并不完全是电源的问题， 它对电源完整性产生的影响最主要表现为地弹 /电源反弹现象。同步开关噪声主要是伴随着器件的同步开关输出（即 SimultaneousSwitch Output- SSO）而产生，开关速度越快，瞬间电流变化越显著，电流回路上的电 感越大，则产生的SSN越严重。（1）芯片内部开关噪声：在瞬间开关时，加载在芯片上的电源电压会 下降，随后围绕Vs振荡并呈阻衰 减。减小芯片内部开关噪声通常可以采取的

24、措施有：1 .降低芯片内部驱动器的 开关速率和同时开关的数目，以减小di/di,不过这种 方式不现实，因为电路设计的方向就是更快，更密。2 .降低系统供给电源的 电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。3 .降低芯片封装中的电源和地管脚的电感，比如增加电源/地的管脚数目，减短引线长度，尽可能采用大面积铺铜。4 .增加电源和地的互相 耦合电感也可以减小回路总的电感，因此要让电源和地 的管脚成对分布，并尽量靠近。5 .给系统电源增加旁路电容，这些电容可以给高频的瞬变交流信号提供低电感 的旁路，而变化较慢的信号仍然走系统电源回路。虽然off-chip驱动的负载电容也可以

25、看作旁路电容，但由于其电容很小，所以对交流旁路作用不大。6 .考虑在芯片封装内部使用旁路电容， 这样高频电流的回路电感会非常小，能在很大程度上减小芯片内部的同步开关噪声。7 .更高要求的情况下可以将芯片不经过封装而直接装配到系统主板上，这称为DCA技术(DirectChip Attach)。但这相关到一些稳定性和安全性的问题，在目 前的技术水平下，还存在着很多问题。(2)芯片外部开关噪声：它和on-chip最显著的区别在于计算开关噪声的时候需要考虑信号线的电感， 而且对于不同的开关状态其电流回路也不同，1到0跳变时，回流不经过封装的电 源管脚，0到1跳变时，回流不经过封装的地管脚。减轻Off-

26、chip开关噪声的方法有以下几种：1 .降低芯片内部驱动器的开关速率和同时开关的数目。2 .降低封装回路电感，增加信号和电源和地的耦合电感。3 .在封装内部使用旁路电容，这样能让电源和地共同分担电流回路，可以 减小等效电感。但对于系统电源的旁路电容使用将不会影响地弹噪声的大小。(3)等效电感衡量同步开关噪声(SSN :对于给定的电路，即di/dt不变的情况下，减轻SS阐是尽量减小信号回路的 等效电感(Leff)Leff包含三个部分：On-chip开关输出的回路等效电感Leff,P ； 所有Off-chip驱动从低到高开关输出的回路等效电感 Leff,LH ；所有Off-chip驱 动从高到低开

27、关输出的回路等效电感 Leff,HL 。同步开关噪声的产生绝大部分源于芯片封装的问题(此外，还有接插件或连 接器)，有效的方法是通过仿真及测试得到信号回路等效电感Leff来进行比较， Leff越大，就意味着同步开关噪声也越大。四.旁路电容的特性和应用无论是降低电源平面阻抗，还是减少同步开关噪声，旁路电容都起着很大的 作用，电源完整性设计的重点也在如何合理的选择和放置这些电容。旁路电容，去耦电容，滤波电容等各类电容的基本原理是一样的，即利用电 容对交流信号呈现低阻抗的特性，这一点可以通过电容的 等效阻抗公式看出来： Xcap=1/2ji fC,工作频率越高，电容值越大则电容的阻抗越小。在电路中，

28、如果电容起的主要作用是给交流信号 提供低阻抗的通路，就称为 旁路电容；如果主要是为了增加电源和地的交流耦合，减少交流信号对电源的影 响，就可以称为去耦电容；如果用于滤波电路中，那么又可以称为滤波电容；另 外对于直流电压，电容器还可作为 电路储能，利用充放电起到电池的作用。(1)电容的频率特性：对于理想的电容器来说，不考虑寄生电感和电阻的影响，那么我们在电容设 计上就没有任何顾虑，电容的值越大越好。但实际情况却相差很远，并不是电容 越大对高速电路越有利，反而 小电容才能被应用于高频。实际的电容器要比理想的电容复杂的多，包含寄生的串联电阻Rs (ESR),串联电感Ls (ESL),泄漏电阻Rp,介

29、质吸收电容Cdaffi介质吸收电阻Rda0 泄漏电阻Rp也称为绝缘电阻，值越大，泄漏的直流电流越小，性能也越好，一 般电容的Rp都很大(G欧姆级以上)，所以在一般考虑问题时可以忽略。对电容的高频特性影响最大的则是ESR和ESL,简化的电容模型如下：RsLswx.广寸、简化的实际模型电容也可以看成是一个 串联的谐振电路，其等效阻抗和串联谐振频率为：|z| = J/?lV2 + (2La )， fR 11 r2M 网 2辰电容在低频的情况(谐振频率以下)，表现为电容性的器件，而当频率增加(超 过谐振频率)的时候，它渐渐的表现为电感性的器件。 也就是说它的阻抗随着频 率的增加先增大后减小，等效阻抗的

30、最小值发生在串联谐振频率时，这时候，电 容的容抗和感抗正好抵消，表现为阻抗大小恰好等于寄生串联电阻ESR,从谐振频率的公式可以看出，电容大小和 ESL值的变化都会影响电容器的谐 振频率。由于电容在谐振点附近的阻抗最低，所以设计时尽量选用FR和实际工作频率相近的电容。如果工作的频率变化范围很大，则可以混合使用电容，即同 时选择一些FR较小的大电容和FR较大的小电容。(2)电容的介质和封装影响：实际电容器的特性最主要受 封装结构和介质材料的影响。从封装形式上看， 有引线式和贴片式两种，贴片电容是靠焊锡直接贴装在电路板上，具寄生电感要 比引线电容小很多，所以 更适合高频电路使用。有时候，同样的数值，

31、同样的介 质材料，但不同厂家的电容封装大小却可能不同， 我们的基本判断方法是：如果 对于较大值的电容(大于10uF), 一般封装较小的比封装较大具有更大的 ESL, ESR。但对于数值小的电容来说，就不能简单地通过外形大小判断，而是需要厂 家提供的实际数据或实际测量的结果。陶瓷电容具有介电系数高，绝缘度好，温度特性佳等优点，适合做成高密度， 小尺寸的产品。通常应用于陶瓷电容器较常见的介质有三种：Z5U (2E6) , X7R(2X1) , NPO (C0G)。Z5U具有较高的介电常数，常用于标称容量较高的 大容量电容器，具1206贴 片封装的电容值可以达到0.33uF,它的温度特性较差，最好应

32、用于1085oC范围 之内。由于Z5U成本较低，所以广泛用于对容量、损耗要求不高的场合；X7R材料比Z5U介电常数低，所以同样的12064寸装，最大只能达到0.12uF的容量。但它 的电气性能较稳定，随温度、电压，时间的改变，其特性变化并不显著，属稳定 型电容材料类型，适用于隔直、耦合、旁路、滤波电路及可靠性要求较高的中、 低类场合；NPO材料的电气特性 最稳定，基本上不随温度、电压、时间的改变 而改变，属超稳定型，低损耗电容材料类型，适用于对稳定性、可靠性要求较高 的高频、超高频的场合。(3)电容并联特性及反谐振：实际应用中的电容往往都是多个 并联使用，因为这样可以大大降低等效的 ESR和E

33、SL,增大电容。对于多个(n)同样值的电容来说，并联使用之后，等 效电容C变为nC,等效电感L变为L/n,等效ESR变为R/n,但谐振频率不变。不同值电容的并联情况更为复杂，因为每个电容的谐振频率不同，当工作频 率处于两个谐振频率之间时，一些电容表现为感性，另外一些表现为容性，这就 形成了一个LC并联谐振电路，当处于谐振状态时，电感和电容之间进行周期性 的能量交换，这样流经电源层的电流极小，电源层表现为高阻抗状态，这种现象 也被称为反谐振(Anti-resonance)。其实不光是并联的电容会出现这种情况， 电源平面和地平面本身就是一个等效的电容，所以它也会和在一定频率下呈感性 的电容发生并联

34、谐振。如何降低反谐振带来的影响，这是电源完整性设计中需要 重视的地方。Q值是体现电路中能量衰减的品质因素， Q值太大，会造成曲线中的尖峰加 剧。极端的考虑，如果电容的寄生电阻 ESR为零，那么Q值将无穷大，在并联谐 振点的等效阻抗也变为无穷大。所以，从这点考虑，电容的ESR并非是越小越好， 需要考虑到反谐振的情况，一般应用于电源旁路的时候，我们应该使用Q值较小的电容。止匕外，使用多种电容，减小不同电容之间谐振频率的相对差值，也可以 有效的减小反谐振的影响(4)如何选择电容：如果实际的高速电路要求的确很高的话，我们只有尽可能选取ESL较小的电容来避免使用大量的电容。(5) 电容在Layout中注

35、意事项：可以大致总结出高速PCB线中对电容处理的要求，简单的说就是降低 电感。具体措施主要有： 减小电容引线的长度。 使用宽的连线。 电容尽量靠近器件，并直接和电源管脚相连。 降低电容的高度(使用表贴型电容)。 电容之间不要共用过孔，可以考虑打多个过孔接电源/地。 电容的过孔要尽量靠近焊盘(能打在焊盘上最佳)。实际应用中的电容往往都是多个并联使用 ，因为这样可以 大大降低 等效的ESR和ESL,增大电容。对于多个（n）同样值的电容来说，并联使用之后，等 效电容C变为nC,等效电感L变为L/n,等效ESR变为R/n,但谐振频率不变。不同值电容的并联情况更为复杂，因为每个电容的谐振频率不同，当工作

36、频率处于两个谐振频率之间 时， 一些电容表现为感性， 另外一些表现为容性， 这就形成了一个LC并联谐振电路，当处于谐振状态时，电感和电容之间进行周期性 的能量交换， 这样流经电源层的电流极小， 电源层表现为高阻抗状态， 这种现象 也被称为反谐振（Anti-resonance）。其实不光是并联的电容会出现这种情况， 电源平面和地平面本身就是一个等效的电容， 所以它也会和在一定频率下呈感性的电容发生并联谐振。 如何降低反谐振带来的影响， 这是电源完整性设计中需要 重视的地方。Q值是体现电路中能量衰减的品质因素，Q值太大，会造成曲线中的尖峰加剧。极端的考虑，如果电容的寄生电阻 ESR为零，那么Q值将

37、无穷大，在并联谐 振点的等效阻抗也变为无穷大。所以，从这点考虑，电容的ESR并非是越小越好， 需要考虑到反谐振的情况，一般应用于电源旁路的时候，我们应该使用Q值较小的电容。此外，使用多种电容，减小不同电容之间谐振频率的相对差值，也可以 有效的减小反谐振的影响 4） 4） 如何 选择电容 ：如果实际的高速电路要求的确很高的话，我们只有尽可能选取ESL较小的电容来避免使用大量的电容。 5） 电容在Layout中注意事项：可以大致总结出高速PCB线中对电容处理的要求，简单的说就是降低电感。具体措施主要有： 减小电容 引线的长度。 使用 宽的连线。 电容 尽量靠近器件，并直接和电源管脚相连。 降低电容的 高度 （使用表贴型电容）。 电容之间 不要共用过孔 ，可以考虑打多个过孔接电源/地。 电容的 过孔 要尽量 靠近焊盘 （能打在焊盘上最佳）。