《FPGA配合预失真技术的解调误码测试仪(一).docx》由会员分享，可在线阅读，更多相关《FPGA配合预失真技术的解调误码测试仪(一).docx（2页珍藏版）》请在三一文库上搜索。
1、FPGAE合预失真技术的解调误码测试仪 (1)1 引言 工程实践中，我们往往需要对所设计的硬件电路进行设计检验以保证其正常运作，从而才能进一步支持基于该硬件的复杂程序的正确调试。这样，特定的相应测试系统设计就显得尤为重要，不仅可以保证硬件的健康度，更能提高整个调试过程的效率，方便检测出相关错误。针对增补转发系统(Gapfiller )中QPSK单调程序调试的需求，分别对发射及接收电路设计了基于可编程逻辑器件(FPGA的测试程序。为了保证其更强的纠错性和2 引言 工程实践中，我们往往需要对所设计的硬件电路进行设计检验以保证其正常运作，从而才能进一步支持基于该硬件的复杂程序的正确调试。这样，特定的
2、相应测试系统设计就显得尤为重要，不仅可以保证硬件的健康度，更能提高整个调试过程的效率，方便检测出相关错误。针对增补转发系统( Gapfiller )中QPSK单调程序调试的需求，分别对发射及接收电路设计了基于可编程逻辑器件(FPGA的测试程序。为了保证其更强的纠错性和更可靠的验证能力，测试系统的设计原则应当是愈简易且愈典型为佳。目前国内对于QPSK调制解调的基本原理、具体实现以及解调中所涉及的载波同步问题都已有很深入的研究，而本文对此并不作过多讨论，仅仅是借助于一种的简易的QPSKS制解调系统来进一步阐述硬件设计检验的系统实现和测试方法，并昀终以解调的误码率大小作为本次检验的参照指标。3 预失
3、真技术简介 采用QPSK等非恒定包络调制技术，这就对射频前端的功率放大器的线性度提出了较高的要求，否则会引起非线性失真，信号频谱扩展进而产生邻道干扰，导致接收端的BER性能下降。即使RF功率放大器能线性放大，这也会严重降低发射机的效率。而数字预失真技术不仅能有效改善交调分量的特性，而且他的电路结构简单，功耗小，成本低。为使该测试系统能够更有效的检测出待测硬件的性能优劣，我们在发射系统中加入预失真器，以改善HPA输出信号的功率谱密度，降低传输信号的带外频谱扩展，如此接收端的误码率降低后，该测试系统拥有了更好的测试性能及应用的可靠性。3 设计实现 增补转发器主要完成DVB-S信号的接收工作。该系统
4、采用全数字接收机概念设计，即在接收机的解调器前插入 A/D 变换器，把接收机下变频后的模拟信号变为数字信号，因此可采用全新的数字技术实现调制信号的解调。3.1 硬件总体结构我们截取整个增补转发系统中所需测试的相关电路，构成待测系统可概括成如图 1 所示的结构框图。该待测系统由发射和接收两部分组成，分别完成数据传输的QPSK调制发射及数字零中频的QPSKB调接收。各个模块的芯片器件选取如下：FPG颜用Xilinx 公司的Spartan3系列的XC3s2000 D/A, A/D转换器分别选用 Analog Device (ADI)公司的 AD9767 和AD9216;模拟正交上变频和下变频模块分别选用ADI公司的AD8349和AD8347 VCOU选用ADI公司的AD4360,提供上、下变频所需的 2.6GHZ载波 (注： AD4360 为原系统发射板与接收板均采用的芯片，由于涉及到载波同步问题，实际的测试过程所需具体的方案选择将在第 4 部分进行详细讨论和介 绍)。由于是零中频方案，QPS明制仅需在FPGA中将00, 01, 10, 11四种状态映 射为14位二进制数以进入AD9767作模拟转换，变换后的模拟信号在上变频器 件中与载波实现复乘作为射频调制信号发射出去。接收机则是作与此相反的解调过程从而得到解调数据，并与发射数据相比较测出误码率。