简易公用电话计时器.doc

1、电子课程设计简易公用计时器学院：电子信息工程学院 专业：电气工程及其自动化 班级： ： *： 指导教师：闫晓梅 2014年12月14日 简易公用计时器一 设计任务与要求简易公用计时器是一种用数字显示的计时装置，具体要求如下： 1每一秒钟计时一次。最大计时时间为59分59秒。 2具有手动复位功能。 3每一分钟报警一次 。 4通话时长超过三分钟按通话一次计数。最大计数为99 5可对通话次数手动清零。要求完成的任务如下： 1画出整体电路图，并进展必要的分析说明。 2用设计软件对可编程器件进展设计输入、设计仿真和器件编程，使器件具有所规定的逻辑功能。 3. 安装调试所设计的电路，使之到达技术指标要求

2、 4.对实验结果进展分析记录。二、总体框图 1.该简易公用计时器总体框图如下： 图1.简易公用计时器总体框图复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关复位开关2.设计思路：实验的第一步是要提供一个标准时间，即提供一个周期为一秒的方波信号。由于最大计时为59分59秒，因此设计需要四位计数电路，分别为秒个位、秒十位、分个位、分十位。计数之后才能进展进展译码显示。同时在一分钟的时候给报警电路一个脉冲信号，用以到达报警的目的。另外需要设计的手动开关，即模拟打和挂的过程。同时其要求超过三分钟按

3、一次计数。及要求有计数功能。最大计数为99故需要添加一个二位计数电路。同时为其设计一个开关以到达手动清零的目的。3.模块功能：1秒脉冲发生器模块本实验选用555计时器组成多谐振荡器发出的脉冲，从而获得1HZ的秒脉冲。电路图如以下图所示： 图2.秒脉冲发生器2译码显示模块 秒个位、秒分位、分个位、分十位分别位10、6、10、6进制计数器。秒、分个位均为十进制，即显示09.秒、分十位为6进制计数器，显示05、 图3.译码显示模块3手动复位模块该局部有一个开关和串联电阻以及一个5V电压源组成。用以到达模拟的通话及挂断过程。4报警装置模块用一个灯泡来实现该电路的报警功能。5通话计数模块该局部用俩片74

4、LS160芯片来实现起最大计数为99的功能要求。6计数器手动清零模块该局部用与手动复位局部一样的元器件来实现其要求。三、选择器件74LS160十进制加法计数器6个555555计时器1个74LS03双输入与非门2个74LS04非门1个74LS12三输入与非门1个74LS20四输入与非门1个74LS08双输入与门1个74LS00双输入与非门1个电阻1K欧2个电阻1.4K欧2个电阻100欧1个开关单刀单掷开关2个DCD-HE* LED显示屏6个VCC5V电压源8个灯泡灯泡1个表一 选用元器件以下是几个主要元器件的介绍和说明：174LS160的应用 它是同步十进制加法记数器，当LOAD端输入底电平时处

5、于预置数状态，D0、D1、D2、D3的数据将会在CP上升沿到达时被置入Q0、Q1、Q2、Q3中，它的预置数是同步的。以下图是74LS160的逻辑图，图中LD为预置数控制端，A到D为数据输入端，RCO为进位输出端，RLC为异步置零端，QA-QD位数据输出端，ENP和ENT为工作状态控制端。 图4. 74LS160的逻辑符号 图5 74LS160的部构造图 图 5为74LS160的部原理图。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当R.1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决

6、定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不管为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开场连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。CPEP ET工作状态*0* *置零10* *预置数*110 1保持*11* 0保持但 C0 111 1计数 表

7、 2 四位同步二进制计数器74LS160的功能表由其功能表可得，当置数端为0时，输出全为0。预置数端为0，当脉冲到达时，计数器置数；当置数和预置数端都为1，且EP=ET=1时，计数器进展加法计数；当EP=0，EP=1时，输出不变，且RCO=0；当ET=1时，各输出及RCO都保持不变。 (2) 555定时器应用国产双极型定时器CB555电路构造图。它是由比较器C1和C2，根本RS触发器和集电极开路的放电三极管TD三局部组成。VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,

8、VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO.RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。图中的数码18为器件引脚的编号。 图6 555定时器逻辑符号555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。电路组成555集成定时器由五个局部组成。1、 根本RS触发器：由两个“与非门组成2、 比较器：C1、C2是两个电压比较器3、 分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。4、 晶体管开卷和输

9、出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。图7. 555定时器部构造图 根本功能当时，输出电压为低电平，VT饱和导通。当时，时，时，C1输出低电平，C2输出高电平，Q0，饱和导通。当、时，C1、C2输出均为高电平，根本RS触发器保持原来状态不变，因此、VT也保持原来状态不变。当、时，C1输出高电平，C2输出低电平，Q1，VT截止。逻辑函数式Y= A555定时器功能表. z.-输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变. z.-表3

10、555定时器逻辑功能表(3) 三极管非门。在一些实用的反向器电路中，为了保证在输入低电平时三极管可靠地截止，常将电路接成图的形式。由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零，也能使三极管的基极为负电位，从而使三极管能可靠地截止，输出为高电平。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须适宜，保证提供给三极的基极电流大于深度饱和的基极电流。 逻辑函数式Y= A校时电路所用的芯片是74LS04，如以下图所示：图8. 74LS04部电路图功能表如以下图：同理可知其他各非门与04的原理根本一样。其之间最大的区别在于是几输入的。

11、00与03均为双输入与非门。12为三输入20为四输入。在此就不做过细的介绍了。4 LED显示屏LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、本钱低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建立的标志。管脚分别接输出段的、图9 七段显示数码管四、功能模块1555多谐振荡器组成脉冲发生器 多谐振荡器不需要外加输入信号，只要加上直流电源就能自动输出相应频率和宽度的矩形脉冲。由于矩形脉冲含有丰富的高次谐波，所以称为多谐振荡器。多谐振荡器电路能从一种状态翻转到另一种状态，变化极

12、其迅速。多谐振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用成品振构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如果精度要求不高也可采用集成逻辑门与RC组成的时钟源振荡器或由集成定时器555与RC组成的多谐振荡器。参考电路图如以下图： 图10.秒脉冲发生器通过该电路我们可以得到脉冲为1Hz的秒脉冲。2.计数译码显示 这一局部采用74LS160实现秒个位、秒十位、分个位、分十位的计数，其中秒十位和分十位是6进制，秒个位和分个位是10进制。当第一个秒个位计数器的计数到9的时候，就发出一个脉冲给秒十位计数器电路一个进位信号，当秒十位计数器到5，秒个位计数器到9的时候给分个

13、位计数器电路一个进位信号。如以下图可看出秒个、十位和分个、十位电路图一样。所有计数器的显示均采用DCD-HE*译码显示器。如以下图 图11，译码电路3.计数器功能。该局部要求就是的最大值为99.我们选用两片74LS160，通过级联的方式组成十进制计数器。同时其要求通话时长超过三种按一次计数。故其分别由分个位，分十位引出输出0011，0000再分别通过一个二输入与门和四输入与非门之后，二者的输出在经过74LS00与非之后送入个位芯片的74LS160的CLK端，作为输入信号。如以下图：4.报警功能模块该模块由一个灯泡和一个74LS04非门组成。其输入信号是74LS12的输出端输出的信号，以到达每一

14、分钟报警一次。如以下图：图12，报警电路5.手动复位和清零模块该模块分别有开关，5V电压源，电阻组成。构成简单的开关。复位开关四个计时装置的74LS160清零端相连，而清零装置与计数装置的两片74LS160芯片的清零端相连。如以下图：图13开关电路五、总体设计电路图本电路的工作过程如下：由555定时器组成一个多谐振荡器，产生周期为1Hz的脉冲，秒脉冲传给秒个位计数器的CP脉冲输入端，从而4位显示计数开场工作。 4位显示计数的秒个位、分个位都是十进制计数器显示09，秒十位、分十位都是6进制计数器显示05，总共使用4片74LS160实现。 当秒个位计数器显示9，秒十位计数器显示5的时候给分个位计数

15、器一个脉冲信号使其进位，同时给报警电路一个脉冲信号，使起报警1秒钟。 同时当通话时长超过3分钟时，信号传输到由两片74LS160组成的计数器，计数一次。最大计数为99. 当按下清零开关时，所有显示计数器得到一个低电平，计数器清零。 当按下复位开关时的时候，给所有显示计数器清零端一个有效低电频，使其清零。仿真结果图如下：图14.总体电路经仿真测试其结果均可以实现。设计成功。六、心得体会通过这次简易公用计时器的设计与制作，让我了解了设计电路的程序，也让我了解了关于公用的原理与设计理念。在此次设计过程中,更进一步地熟悉了芯片的构造及掌握了各芯片的工作原理和其具体的使用方法.这次课程设计使我深刻认识到自己在课本知识与实际应用之间存在的缺乏，意识到平时自己在理论与实践相结合方面下的功夫太少，根本不能适应本专业的要求与将来社会的需求。在实验的硬件实现过程中，理论的电路实现结果与真实的结果往往存在差异，由于实验器件的限制，实际操作连接的电路与理论的也存在差异。在各个仿真过程中，并不是一次性就可以出现结果。需要找出不能进展仿真的原因，一次次对电路进展修改。由于存在器件的限制，有个别器件必须要以其他一个或几个器件代替。本次课程设计，使我深刻认识到在以后的学习生活中要注意理论与实际相结合，在学习理论知识方面要力求精益求精。 . z.