《移位寄存器模块功能测试.ppt》由会员分享，可在线阅读，更多相关《移位寄存器模块功能测试.ppt（13页珍藏版）》请在三一文库上搜索。
1、数字逻辑与数字系统实验,实验五：移位寄存器功能测试及设计,学习移位寄存器的工作原理；掌握移位寄存器的功能的测试方法。掌握移位寄存器Verilog语言实现法。,实验目的,实验原理,移位寄存器的逻辑功能及测试,移位寄存器,移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。,实验原理,移位寄存器的逻辑功能及测试,A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零
2、端；CP为时钟脉冲输入端。,实验原理-74LS194芯片介绍,实验原理,移位寄存器的逻辑功能及测试,74LS194有5种不同操作模式：清零、左移、右移、置数以及保持。S1、S0和CR 端的控制作用如下表所示。,74LS194的使用方法,实验内容,移位寄存器的逻辑功能及测试,1.测试移位寄存器模块74194的逻辑功能,（1）新建原理图文件Test_74194.bdf；如下图,实验内容,移位寄存器的逻辑功能及测试,（2）编译；建立波形文件；仿真；填表。,实验内容,移位寄存器的逻辑功能及测试,module lsr4(q,d,clk,cr); input d,clk,cr; output q; reg
3、 0:3q; integer i; always (posedge clk) begin if (!cr) /如果cr等于零 q=0; else begin q0=d; for (i=0;i3;i=i+1) qi+1=qi; end end endmodule,2、右移位寄存器的Verilog程序,实验内容,移位寄存器的逻辑功能及测试,右移位寄存器的Verilog程序-仿真程序,循环语句： for (i=0;i3;i=i+1) 注意：没有end结尾循环语句还有：forever；repeat；while语句。整型数定义关键字：integer;,Verilog语言日积月累,移位寄存器的逻辑功能及测试,实验测试内容,移位寄存器的逻辑功能及测试,实验步骤：,(1)新建项目或打开项目 -*.qpf,(2)新建Verilog文件-*. V,(3)编译；建仿真波形文件-*.vwf;,(4)分配管脚:为输入输出信号分析管脚，编译，生成_*.sof文件，下载。,实验内容,移位寄存器的逻辑功能及测试,测试表格,实验内容,移位寄存器的逻辑功能及测试,思考题,用74LS194构成一个左循环移位寄存器，画出电路图并验证之；用74LS194构成一个右循环移位寄存器，画出电路图并验证之；用Verilog语言编写一个左移位寄存器，仿真验证；,