《一种基于CPCI总线的多通道数字接收机设计.doc》由会员分享，可在线阅读，更多相关《一种基于CPCI总线的多通道数字接收机设计.doc（4页珍藏版）》请在三一文库上搜索。
1、一种基于CPCI总线的多通道数字接收机设计【关键字】 CPCI总线 数字接收机 DSP 一、引言 现代电子测量系统的核心是数字信号处理，数字信号处理发展到现在已经形成了许多成熟的算法和实现途径，专用数字信号处理芯片是现代数字信号处理的平台，这一平台的优劣将决定电子测量系统的性能1，FPGA与DSP是目前广泛运用的两种信号处理芯片，FPGA的并行处理能力使得其在大量数据处理和逻辑控制上优势明显，DSP的优势则体现在其处理速度和成熟算法上，而CPCI高速总线则可以实现数据的输出和与计算机系统的互联。针对这一特点，我们研制成功了一种基于CPCI总线的通用四通道数字接收机，该数字接收机采用6U CPC
2、I标准，占用6U CPCI机箱一个槽位，每个通道采样速率可以最高达到66MSPS。4个通道分别带有DDC模块，可以完成数字下变频、数字滤波以及抽样功能。FPGA+DSP模式信号处理平台使得该板卡具备了较强的信号处理能力。 二、多通道数字接收机设计 1、AD单元设计。AD单元采用四片独立LTC2206实现，该芯片为16位高速AD转化芯片，采样速率最高可以达到80MSPS。AD前端利用巴伦将输入单端信号转化为差分信号，AD后端与数字下变频芯片AD6620连接，采样数据直接送入该芯片进行数字下变频。AD芯片由FPGA实现逻辑控制。图1AD单元基本原理 2、数字下变频及正交输出设计。数字下变频采用DD
3、C芯片AD6620实现， AD6620拥有16位线性比特补码输入，单信道实数输入模式最大输入数据速率高达66MSPS，与LTC2206实现无缝对接，AD6620内部信号处理单元由四个串联单元组成，分别为：频率变换单元、二阶固定系数梳状滤波抽取滤波器（CIC2）单元、五阶固定系数梳状滤波抽取滤波器（CIC5）单元和一个系数可编程的RAM系数抽取滤波器（RCF）单元。AD6620在用户程序设定的参数下工作，将持续采样得到的数据经过NCO完成数字下变频到基带，并产生I、O两路数字信号。数字信号经过CIC2 2阶抽样滤波器和CIC5 5阶抽样滤波器滤波，再经过一个积和形式的RAM系数滤波器滤波，最后交
4、替将抽样后的I、Q数字信号输出到数据FIFO。AD6620输出的I、Q数字信号交替写进FIFO后，向DSP发送中断，DSP在软件控制下读取FIFO 中的数据，进行数据处理。 3、逻辑控制与输出处理设计。数字接收机的逻辑控制通过FPGA与DSP实现，FPGA选用EP2SGX60EF1152 芯片，该芯片与数字下变频芯片AD6620、DSP TS201以及PCI芯片PLX-9656实现物理连接，完成数字接收机底层硬件控制。DSP TS201通过FPGA访问DDC数据缓存FIFO，读取采样数据，完成信号处理。系统配置256M SDRAM中，系统总线为64位高速总线，系统内各个处理器可以通过该总线共享
5、SDRAM与主机资源，共享其他处理器核内资源，因此该数字接收机具有很强的数据处理能力。 4、数字接收机工作流程。数字接收机工作时采样时钟由外部输入，以保证系统工作频率相参特性，采样方式可以是连续采样或者脉冲触发采样，采样触发可以有外部输入，也可以由DSP程序开启。AD6620在用户程序设定的参数下工作，将持续采样得到的数据经过NCO完成数字下变频到基带，并产生I、O两路数字信号。数字信号经过滤波后交替将抽样后的I、Q数字信号输出到数据FIFO。TigerSHARC TS201 DSP 在软件控制下读取FIFO 中的数据，并完成基本的数据处理，将数据通过CPCI总线输出到数据处理终端。 三、结束语 本文首先介绍了设备研制背景和研制的目的，然后给出了基于CPCI总线的通用多通道数字接收机设计和实现，包括原理设计、关键电路设计和控制逻辑设计。 基于CPCI总线的通用多通道数字接收机设计时充分考虑了板卡通用性，集成了高速AD、DDC、FPGA和DSP等多种信号采集与处理单元电路，可编程的开放式接口及通用的CPCI总线结构，使得其能够广泛应用在雷达信号处理以及软件无线电系统的前端A/D变换部分。 参 考 文 献 1丁鹭飞，耿富录.雷达原理M。西安电子科技大学出版社，2002 2刘书明，罗勇江.ADSP TS20XS系列DSP原理与应用设计M。北京：电子工业出版社，2007。