《5月27日作业解答(5.7,5.8,6.1,版5,13计)(1).doc》由会员分享，可在线阅读，更多相关《5月27日作业解答(5.7,5.8,6.1,版5,13计)(1).doc（5页珍藏版）》请在三一文库上搜索。
1、作业（5.7，5.8，6.1）1. 描述流水CPU基本概念中正确的句子是 d 。a) 流水CPU是以空间并行性为原理构造的处理器b) 流水CPU一定是RISC机器c) 流水CPU一定是多媒体CPUd) 流水CPU是时间并行技术的典型实例2. 下面描述的RISC机器基本概念中正确的句子是_b_。a) RISC机器不一定是流水CPU b) RISC机器一定是流水CPUc) RISC机器有复杂的指令系统d) CPU配置很少的通用寄存器3. 下列关于RISC的叙述中，错误的是_a_。a) RISC普遍采用微程序控制器 b) RISC大多数指令在一个时钟周期内完成c) RISC的内部通用寄存器数量相对C
2、ISC多 d) CPU指令数、寻址方式和指令格式种类相对CISC少 4. 下列选项中，不会引起流水线阻塞的是 c 。a) 控制相关b) 数据相关c) 数据旁路d) 资源相关5. （B类选作）下列给出的指令系统特点中，有利于实现指令流水线的是 d 。I. 指令格式规整且长度一致 II. II.指令和数据按边界对齐存放III. 只有Load/Store指令才能对操作数进行存储访问a) 仅I、II b) 仅II、III c) 仅I、III d) I、II、III6. 早期的计算机基于冯诺依曼体系结构，采用A_串行_处理，其主要特征是B_顺序执行程序中的各条指令，指令周期的各阶段（以CPU周期为单位）
3、也是顺序执行_。现代的计算机系统广泛采用C_并行_处理。7. 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. _时间_并行；B. _空间_并行；C. _时间+空间_并行。8. 流水CPU中的主题问题是A_资源_相关，B_数据_相关和C_控制_相关，为此需要采用相应的技术对策，才能保证流水畅通而不D_断流_。9. RISC机器一定是A_流水_CPU，但后者不一定是RISC机器。奔腾CPU是B_流水_CPU，但奔腾机是C_ CISC _机器。10. P184 12 （(3)为选做） 说明：“流水线的操作周期”即“流水线的时钟周期”。回答问题
4、（2）要用时空图说明。补充：如果采用同样的逻辑电路，但不是流水线方式，则指令周期所需的时间为多少？解：（1）100ns （2） 200ns（2个时钟周期） (3) 采用定向传送技术，延迟1个时钟周期 S 结果写回I1I2运算I1I2译码/取数I1I2取指I1I2 1 2 3 4 5 6 7 T 补充：100+100+80+50=330(ns)11. P184 13 主要问题：时空图标注不全或不规范解：(1) (2)吞吐量(3) 加速比12. （A类选作）P184 16a) 写后读 RAWb) 读后写 WARc) 写后读 RAW ，写后写 WAW13. （B类选作）P184 17 （2）注：各种
5、已知条件与教材P180例5相同。相关知识请参阅教材P172175。 采用“定向传送技术”（或“向前传送”）解决数据相关，该技术的操作原理可参阅P179图5.36。解：I1、I2：数据相关I3、I4：无数据相关I5、I6：RAW，WAW123456789 10 I1FDEWI2FD E EWI3F D EEEWI4F D EEWI5FDEWI6FD E EW F、D段成对输入采用“定向传送技术”：前一条指令的结果在写回之前，可直接送到ALU的输入寄存器，供下条指令使用；按序发射、按序完成：后一对指令的发射时间及完成时间必须迟于前一对指令至少一个时钟周期。但同对指令间可同时完成。14. 数据总线的
6、宽度由总线的_ b _定义。a) 物理特性b) 功能特性c) 电气特性d) 时间特性15. （A类选作）当代流行的标准总线追求与A._结构_、B._CPU_、C._技术_无关的开发标准16. （A类选作）描述当代流行总线结构的基本概念中，正确的句子是 b 。a) 当代流行的总线结构不是标准总线b) 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连c) 系统中只允许有一个CPU模块17. （B类选作）某同步总线采用数据线和地址线复用方式。其中地址/数据线32根，总线时钟频率为66MHZ，每个时钟同期传送两次数据。（上升沿和下降沿各传送一次数据）该总线的最大数据传输率是（总线带
7、宽）： c a) 132 MB/s b) 264 MB/s c) 528 MB/s d) 1056 MB/s18. P208 11 D19. P208 12 A20. P208 20 补充：若一个总线周期占用2个总线时钟周期，则总线带宽又是多少？Dr=D/T=Df=8B70MHz=560MB/sT=2T Dr=D/T=Df/2=8B35MHz=280MB/s下题是2012年全国研究生考试计算机统考试题之一，有兴趣可看看，有关流水线的部分，也不是很难，相关内容可参考教材P173175。44（12分）在某计算机系统中int型为32位，short型为16位，带符号整数用补码表示，指令cache和数据
8、cache分离。题44表给出了指令系统中部分指令格式，其中Rs，Rd表示寄存器，mem表示存储器，（x）表示寄存器x或存储器单元x的内容。题44表指令系统中部分指令格式名称指令的汇编格式指令含义加法指令ADD Rs， Rd（Rs）+（Rd）Rd算术/逻辑左移SHL Rd2*（Rd）Rd算术右移SHR Rd（Rd）/2Rd取数指令LOAD Rd，mem（mem）Rd存数指令STORE Rs，memRs（mem）采用5段流水方式执行指令，各流水段分别是取值（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），指令发射按照“按序发射，按序完成”方式，
9、没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。（1） short型变量x的值为-513，存放在寄存器R1中，则执行“SHL R1”后，R1中的内容是多少？（用十六进制表示）（2） 在某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生指令段阻塞，则执行这4条指令所需要的时钟周期是多少？（3） 高级语言程序中某赋值语句为x=a+b，x、a和b均为int型变量，它们的存储单元地址分别表示为 x、a和b。该语句对应的指令序列及其在指令流中的执行过程如题44图所示。I1 LOAD R1，aI2 LOAD R2，bI3 ADD R1，R2I4 STORE R2， x时间单元1234567891011121314I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB题44图 指令序列及其执行过程示意图指令I3的ID段被阻塞、I4的IF段被阻塞的原因各是什么？（4） 若要计算x=x*2+a，请模仿上述例子，给出相应的指令序列，并画出流入序列过程示意图，并计算执行上述指令共需要多少个时钟周期。