《电子技术总复习2.ppt》由会员分享，可在线阅读，更多相关《电子技术总复习2.ppt（48页珍藏版）》请在三一文库上搜索。
1、1,一、基本逻辑门电路,1、与门：,F=ABC,2、或门：,F=A+B+C,3、非门：,第20章 门电路和组合和逻辑电路,2,3,二、 逻辑函数的表示法,1. 逻辑状态表；,2. 逻辑函数式；,3. 逻辑电路图；,三、逻辑代数的基本运算法则,1、基本运算规则,2、基本代数规律,3、吸收规则,4. 反演律：（狄摩根定理）,4,将逻辑式的项数减少，将每一项中的变量减少。,根据要求将逻辑式转换为需要的逻辑运算形式。如：“与非-与非表达式”。,五、 逻辑函数的化简与变换,1. 化简,2. 方法,利用逻辑代数的基本定理定律化简。,利用卡诺图化简。,5,六、 组合逻辑电路分析,6,七、 组合逻辑电路设计,
2、7,逻辑符号,典型器件,74LS183：双全加器,应用,用n个全加器可构成n位二进制加法器,1、全加器,功能：实现三个二进制数（两个加数，一个低一位来的进位信号）的相加，产生一个本位和，一个进位信号。,八、 常用组合逻辑模块,8,2、编码器,实现编码功能的逻辑电路,二进制编码器,9,3、译码器,典型器件,实现译码功能的逻辑电路,二进制译码器,应用,3-8线译码器74LS138,10,4、数据选择器,功能,从一组数据中选择一路信号进行传输的电路,典型器件,74LS153 ：四选一数据选择器,应用,74LS151 ：八选一数据选择器,11,6. 利用中规模组件设计组合电路,用n位地址输入的译码器，
3、可以产生任何一种输入变量数不大于n的组合逻辑函数。,用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,设计时可以采用函数式比较法。控制端（即地址输入端）作为输入端，数据输入端可以综合为一个输入端。,先将输入变量接在地址输入端，再把与确定的最小项对应的译码器的输出端适当连接，就可以实现组合逻辑功能。,12,例： （1）分析图示逻辑电路的功能,（2）用与非门实现该功能。,（3）用译码器74LS138实现该功能。,（4）用四选一数据选择器74LS153实现该功能。,13,（2）用与非门实现该功能。,14,74LS138的状态表,（3）用译码器74LS138实现该功能
4、。,15,方法：,1. 将地址线对应输入变量，译中的输出通道相当于函数的最小项，再将组成函数的最小项经一个与非门合成即可。,2.完成外部连线。,16,用数据选择器实现,方法：, 由功能表写出W的函数, 确定变量替换关系（待组函数与W比较）；, 确定欲保留的与项；, 完成外部连线。,例如对4选1，W的函数：,17,本例：令A1 =A、A0 =B D1=C D3=1 W=F, 确定欲保留的与项, 确定变量替换关系,本例保留与项2和4,18,外部连线,19,（2）设计一个加法 器,1,0,1,0,0,1,1,1,结果：(11011)2 = ( 2 7 ) 10,设计一个加法 器，完成1110 + 1
5、101 的运算。,完成半加,20,一、双稳态触发器,1、基本RS触发器,第21章触发器与时序逻辑电路,21,2、时钟控制的RS触发器,22,3、JK触发器,23,4、D触发器,24,1、寄存器,存放二进制信息。,功能,N个双稳态触发器构成N位寄存器,数据输入输出方式,二、时序逻辑电路,电路,并行串行,25,寄存器的应用：,74LS194 4位双向移位寄存器， 具有保持，异步清零，串行输入、 串行输出，并行输入、并行输出等功能。,符号：,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从Q0向右移动),左移(从Q3向左移动),并入,功能表：,26,2. 计数器,计数器
6、的功能,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,计数器的分类,二进制计数器 十进制计数器 N进制计数器,N进制计数器：逢N进1。即经过N个脉冲后又回到原状态,按计数脉冲引入的方式分,同步计数器,异步计数器,按计数值增减趋势分,加法计数器,减法计数器,可逆计数器,按计数进位制分,容量(或模数),27,同步计数器分析步骤:,1）. 写出驱动方程式（各触发器输入端的逻辑表达式）,2）. 写出状态方程式（根据特性方程式）,3） 列写状态表，分析其状态转换过程,4） 根据状态表或波形图分析电路功能,异步计数器分析步骤:,1）. 画波形图,2）. 根据波形图列状态表,3） 根
7、据状态表或波形图分析电路功能,28,同步十进制计数器,列写驱动方程和状态方程：,J2 = K2 = Q1 Q0；,J0 = K0 = 1；,29,列出十进制加法计数器状态表,根据状态表分析电路功能,十进制同步加法计数器,十分频电路,30,四位二进制同步计数器 74LS161,利用中规模计数器模块构成计数电路,1）. 中规模计数器组件,可构成十六进制以内的任意进制计数器,1 1 1 1 计 数,0 1 1 1 X 保 持,1 0 1 1 X 保持 (C0=0 ),X X X 0 X 清 零,X X 0 1 并 行 输 入,P T LD CLR CP 功 能,31,二 - 五 - 十进制计数器 7
8、4LS290,将计数器适当改接 ，可构成多种进制的计数器,计数脉冲送到CP0，将CP1与Q0连接，则构成十进制计数器。,计数脉冲送到CP0。Q0输出，构成二进制计数器。,计数脉冲送到CP1， Q2 Q1 Q0输出，构成五进制计数器。,32,2）、用集成计数器构成任意进制计数器的方法,反馈清零法,当计数状态到M时，从触发器的输出端引出的反馈将计数器置零。 注意清零方式。,级联法,将N1进制和N2进制计数器串联起来，构成N进制计数器。 N= N1 N2。注意进位方式。,反馈置数法,利用计数器的输出代码进行反馈置数；,利用计数器的进位输出信号进行反馈置数。,33,三、 555定时器及其应用,1、电路
9、结构及功能,34,2）. 用555定时器组成单稳态触发器:,功能：,在触发脉冲作用下，触发器从稳态反转为暂稳态，经过一段时间后自动翻转回稳态。,特点：,电路,TW=1.1RC,35,功能：,接通电源后，输出一定频率的矩形波。,特点：,3）. 用555定时器组成多谐振荡器:,电路,输出波形,T = T1 + T2 = 0.7 ( R1 + 2R2 ) C,36,4）、用555定时器构成施密特触发器,电路图,传输特性：,回差电压：U = U+ - U-,37,CP,Q0,Q2,Q1,画出各触发器输出的波形,38,例3：用一片74LS90能构成多少种进制的计数器？,解：, 先将74LS90接成五进制
10、计数器，再用反馈置零法可以接成3、4进制的计数器。, 先将74LS90接成十进制计数器，再用反馈置零法可以接成6、7、8、9进制的计数器。, 74LS90自身具有二、五、十进制的计数器。,CP,6进制,39,2. 级联法,两片以上芯片串联 构成 N(M)进制计数器,方法：, 几片直接级联（无反馈）, 每片先反馈置零再级联, 几片先级联再整体反馈,40,例4：用74LS90构成50进制的计数器。,解： N=50M（10） 须2片芯片,CP, 先将一片芯片接成十进制总计数器的个位, 将另一片芯片接成五进制总计数器的十位, 将低位Q3接到高位CP1 50进制的计数器,（1） 几片直接级联（无反馈）,
11、计数器的模：各位芯片模值的乘积。,41,例5：用二片74LS90级联，能构成多少种计数器(N M)?,解： 每片74LS90自身具有二、五、十进制的计数器。,20进制、,25进制、,50进制、,100进制,由最高位输出，对CP的分频倍数即为计数器模值,CP,由（B）的Q3输出，对CP是25分频。,5进制,5进制,CP,42,例6：用74LS90构成56进制的计数器。,（2） 每片先反馈置零再级联,CP,解： N=56M（10） 须2片计数器芯片,一片接成8进制，,计数器的模：各位芯片模值的乘积,一片接成7进制，,再级联。,由A输出，对CP是56分频。,43,例7：用74LS90构成16进制的计
12、数器,解： N=16M（10） 须2片计数器芯片, 先将两片芯片都接成十进制, 将低位的Q3接到高位的CP0 。, 设置反馈:(A)的Q2 Q1及(B)的Q0相与再反馈,（3） 几片级联后再整体反馈置零,由A输出，对CP是16分频。,44,例9 : 指出图示计数器是几进制？,42进制,A,42分频,由A输出是几分频？,45,例10 ：指出图示分频器是几分频？,分频器从何处输出？,42分频,输出,46,数字电路应用举例,转速信号,数字式转速表的原理,47,第22章 半导体存储器,一、半导体存储器的功能,二、半导体存储器的结构和工作原理,三、半导体存储器的类型,四、RAM的扩展,1RAM字长（位数）的扩展,2. RAM字数的扩展,48,第23章 模拟量和数字量的转换,一、倒T型电阻网络D/A转换器,二、逐次逼近型A/D转换器,1、基本结构和工作原理,2、分析计算,1、工作原理,2、分析计算,