《电子电路设计训练（北航）exp 2014 verilog 04.ppt》由会员分享，可在线阅读，更多相关《电子电路设计训练（北航）exp 2014 verilog 04.ppt（6页珍藏版）》请在三一文库上搜索。
1、1,实验四,电子电路设计训练 数字部分（Verilog）,2,目的1: （补缺）：掌握Verilog HDL中的函数和任务 目的2: （练习）：继续练习同步状态机设计方法 练习六、在Verilog HDL中使用函数（主体，并包含思考题） 练习七、在Verilog HDL中使用任务（只作主体，不作思考题） 小练习、楼梯灯的状态机控制（题目见后） 地点：新主楼F535；时间： 下周二(4-22日下午16、17点): 27、28班 下周四(4-24日晚19、20、21点): 21、22班+27、28排不下 下周日(4-27日下午14、15、16、 17点):23、24班+21班排不下 下周日(4-2
2、7日晚19、20、21点): 25、26班+22班排不下,第四次实验,3,楼梯灯 楼下到楼上依次有3个感应灯：灯1、灯2、灯3。当行人上下楼梯时，各个灯感应到后自动点亮，若在8s内感应信号消失，则点亮8s，若感应信号存在时间超过8s，则感应信号消失4s后灯自动关闭。 任务1：做出如上逻辑电路设计并仿真； 任务2：考虑去抖情况，对于感应信号到达存在毛刺(小于0.5s)，设计合适逻辑并剔出。 任务3：若为节约能源，下一个灯点亮的同时将自动关闭上一个灯，做出如上逻辑设计并仿真（仅考虑一个人的情况）； （见下页）,节约能源 的代价!,4,楼梯灯 （续） 任务4：考虑存在多个人上下楼梯的情况，比如：行人
3、1已经从灯1到达灯2，灯2受感应自动点亮，但此时行人2刚上楼梯到达灯1的位置，则灯1和灯2都须点亮，更加复杂一点，如果行人2是下楼梯刚到达灯3位置，做出如上逻辑设计并仿真；,节约能源 的代价!,作3个是基本要求，第4个是Bonus!,5,楼梯灯 楼下到楼上依次有3个感应灯：灯1、灯2、灯3。当行人上下楼梯时，各个灯感应到后自动点亮，若在8s内感应信号消失，则点亮8s，若感应信号存在时间超过8s，则感应信号消失4s后灯自动关闭。 module light input:clk10,switch2:0,rst output:light2:0,注意：1.上下楼梯顺序 2.时钟频率为10Hz 3.感应信号为电平信号,注意灯的 控制逻辑,6,联系方法,李峭、何锋 010-82338894 新主楼 F710 202教研室 航空电子与总线通信实验室 Avionics and Bus Communications Laboratory(ABC Lab),Verilog,