《单片机抢答器论文.doc》由会员分享，可在线阅读，更多相关《单片机抢答器论文.doc（31页珍藏版）》请在三一文库上搜索。
1、单片机抢答器论文基于单片机AT89C51的数字抢答器设计基于单片机AT89C51的数字抢答器设计摘 要：抢答器作为一种电子产品已广泛应用于各种智力和知识竞赛场合。一个八路数字抢答器的设计需要考虑到可更改回答及抢答时间功能，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发声提示。同时系统能够实现在抢答中只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-99s设定，可以显示是哪位选手有效抢答和无效抢答，正确按
2、键后有音乐提示，抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位，按键锁定，在有效状态下，按键无效非法。基于单片机AT89C51的数字抢答器设计， 首先完成总体方案的论证制定，绘制控制台的总体框图，然后分析系统的工作原理，在此基础上设计出各部分单元电路原理图，分析其工作原理，进一步完成对系统电路的设计。在对系统工作原理充分研究的基础上，选择合适的元件型号和参数，再用protel绘图软件画出电路原理图。关键词：AT89C51； LED数码管； 抢答器； 计时器盐城工学院本科生毕业设计说明书( 2010)Eight-way first answer device based
3、on AT89C51Abstract: Responder as an electronic products have been widely used in intelligence and knowledge competitions occasions. An eight-way digital answering device designed to take into account to answer and answer in time to change the function, using AT89C51 microcontroller and external inte
4、rface of the answer system, using single chip timer / counter the principle of timing and counting, will organically combine hardware and software , allows the system to correctly time, while the digital control to correctly display the time. Switching to do with the keyboard output, speaker voice p
5、rompts. At the same time the system can be achieved only after the beginning of the Responder Responder only effective if started before the Responder Responder to be invalid; answer in a limited time and the time to answer questions can be set in 1-99s, which players can display is effective and in
6、effective Responder Responder , the correct button prompt after the music, answer in time and answer the questions of time countdown display, the system time after the expiration of the master force automatic reset and reset, the keys are locked in an effective state, the button is not illegal.AT89C
7、51 microcontroller based digital answering device design, the first complete demonstration of the overall program development, rendering the overall block diagram of the console, and then analyze the working principle, based on the design of this unit of each part of the circuit schematic, and its w
8、orking principle, further complete the system circuit design. The system works in full on the basis, select the appropriate component models and parameters, and then draw protel schematic drawing software. Key words: AT89C51; LED digital tubes; the first answer device; Time25目 录1. 概 述11.1 课题的相关背景11.
9、2 选题的目的和意义11.3 课题研究的内容11.4 课题的优点及组成12. 方案论证23. 抢答器的系统概述33.1 国内外的研究现状33.2 抢答器的简介33.3 系统需求分析43.4 抢答器运行的流程图43.5 抢答器的工作过程63.6 AT89C51的功能及简介63.7 AT89C51特殊功能寄存器94. 硬件设计模块104.1 硬件电路的设计104.2 稳压电源电路设计114.3 时钟频率电路的设计124.4 复位电路的设计124.5 显示电路的设计134.6 键盘扫描电路的设计144.7 发声电路的设计164.8 系统复位165. 软件设计模块195.1 主程序系统结构图195.2
10、 软件任务分析195.3 程序流程图205.4 Proteus软件仿真系列组图216. 结束语23参考文献24致 谢25基于单片机AT89C51的数字抢答器设计1. 概 述1.1 课题的相关背景随着计算机技术的发展和在控制系统中的广泛应用，以及设备向小型化、智能化发展，作为高新技术之一的单片机以其体积小、功能强、价格低廉、使用灵活等优势，显示出了很强的生命力。进入21世纪以来，开发推出单片机的公司很多，各种高性能单片机芯片市场也异常活跃，新技术的不断采用，更加使单片机的种类、性能以及应用领域不断扩大和提高。因其功耗低，超高型，低成本，功能完整，在国内越来越受到用户的重视和广泛使用。1.2 选题
11、的目的和意义通过这次设计，掌握51单片机的原理，了解简单多功能抢答器组成原理，初步掌握多功能抢答器的调整及测试方法，提高独立思考能力和排除故障的能力。同时通过本课题设计与调试，提高自己的动手能力，巩固已学的理论知识，建立单片机理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。初步掌握多功能抢答器的调整及测试方法。无论是军队还是电视节目中,都可能会举办各种各样的智力竞赛,都会用到抢答器。如果要是让抢答者用举手等方法，主持人很容易误判，会造成抢答的不公平，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音
12、响等多种手段指示出第一抢答者。为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。1.3 课题研究的内容系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。主持人有开始和结束、复位键。在后台主持人可以修改，抢答时间和选手回答问题的时间设置，原始状态下抢答时间为30s，回答问题时间为30s。通过加键和减键修改上述时间，改完后结束键确定。新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，在最后五秒扬声器发生提示。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。主持人可按键结束
13、，新一轮抢答开始。1.4 课题的优点及组成在知识比赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。如果在抢答中，靠视觉是很难判断出哪组先答题。利用单片机系统来设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。课题中主要介绍了单片机抢答器设计及工作原理，以及它的实际用途。本系统采用AT89C51单片机作为核心。控制系统的四个模块分别为：存储模块、显示模块、声音模块、抢答开关模块。该抢答器系统通过八个个按键输入抢答信号；利用存储程序来完成软件的设计；利用一个4位七段共阴数码管来完成显示功能。工作时，
14、用按键通过开关电路输入各路的抢答信号，经单片机的处理，输出控制信号，控制4位七段共阴数码管和喇叭工作。在数码管上显示哪一组先答题，从而实现整个抢答过程。2. 方案论证方案一: 八路抢答器可以利用硬件电子元器件实现，系统各部分采用中小规模集成数字电路，用机械开关按钮作为控制开关，完成抢答输入信号的触发。该方案的特点是中小规模集成电路应用技术成熟，性能可靠，能方便地完成选手抢答的基本功能，但是电路结构复杂，调试困难，涉及到外围元件多，并且制作过程工序比较烦琐，不便于安装，实验给实际操作带来很大的麻烦。方案二: 该系统采用MCS-51系列单片机AT89C51作为控制核心，其片内带有4KflashRO
15、M，128的RAM，以及15根I/O口线能满足设计要求。该系统可以完成运算控制、信号识别以及显示功能的实现。利用单片机程序判断选手按键是否有效，但是选手违规抢答，利用简答程序显示，启动蜂鸣器报警，告诉主持人有人违规操作，抢答无效。给出相应的延时，选手按正常的操作抢答，软件倒计时，利用AT89C51移位寄存7段数码管，实现倒计时显示时间，到5秒相应时间提醒选手时间快到了，要及时作答，并启动蜂鸣器。由于用了单片机，使其技术比较成熟，应用起来方便、简单并且单片机周围的辅助电路也比较少，便于控制和实现。整个系统具有极其灵活的可编程性，能方便地对系统进行功能的扩张和更改性。 方案比较分析：从第一个方案我
16、们可以看出，这个抢答器是由抢答电路，定时电路，报警电路，时序控制电路四个电路组成。扩展电路是由秒钟脉冲信号产生电路，译码电路，显示电路等，它的功能很齐全，设计的电路也很稳定。但是它的造价却很高，仅仅是集成电路他就用了八个，这个跟我们当初的设计理念是相冲突的。我们要的是功能齐全，但是造价比较低的设计。所以我们放弃这个方案。而方案二采用单片机，可靠性好，结构简单，具有显示出台号，倒计时功能等。该模式充分体现了原有系统性能的改进，功能的扩展及其他同类系统的不同之处，它包括硬件逻辑图与软件流程图，比较经济实用，所以我们选用单片机的方案。3. 抢答器的系统概述3.1 国内外的研究现状抢答器作为一种电子产
17、品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作，可靠性低，实现起来很困难；有的则用一些专用的集成块，而专用集成块的购买又很困难。为适应高校等多代表队单位活动的需要而设计一个多功能抢答器，这种抢答器具有电路简单，元件普通，易于购买等优点，很好地解决了制作者制作困难和难于购买的问题。在国内外已经开始了普遍的应用。3.2 抢答器的简介数字抢答器系统设计是借用单片机采用模块化设计的八路抢答器，包括8路抢答按纽、计时显示、提示功能、开始与结束控制按钮、时限设定、各种相关显示调控功能等。参赛者系统，除享有抢答按纽的权利功能外，还有人性化的提示功能和时间提示功能，也可
18、设定由主控控制在参赛者终端表现的趣味性功能等；主控系统的控制按钮做开始与结束控制，根据活动参赛者的层次，对提前抡答者的行为设定为非法或阻隔，若设有非法抢答控制功能时，在主控处带有公示性显示的非法抡答者的台位号，对抢答限时及回答问题限时设为倒计时，并有显示提示。系统的主要功能模块方框图如图3-1所示。 AT89C51单片机4位七段数码管显示声音电路=8路抢答按键输入复位电路开始、结束按键输入加一、减一按键输入时钟图3-1 系统主要功能模块数字抢答器采用模块化设计，在抢答比赛中广泛应用，各组分别有一个抢答按钮。一共有8个按键输入，分别对应8路选手的抢答按键。主持人有开始和结束键。在后台主持人可以修
19、改，抢答时间和选手回答问题的时间设置，原始状态下抢答时间为30s，回答问题时间为30s。通过加键和减键修改上述时间，改完后结束键确定。新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，在最后五秒扬声器发生提示。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。主持人可按键结束，新一轮抢答开始。单片机是整个抢答器的核心，内部电路设计用汇编语言编写。它完成了时间参数的设定，抢按号码的译码，保存；显示；输出，抢按及答题倒计时功能等。数字抢答器设计中，有一个共阴的数码管组，四个数码管。其中两个显示时间，一个空位，一个显示
20、抢答号码。主持人依次按下复位键，开始键后开始抢答。可以抢按：超时数码管显示“FFF”，当抢按超过规定时间或答题超过规定时间后数码管显示“FFF”。若有选手在规定时间内抢按成功，则可以答题，数码管显示抢答时间的同时也显示选手号码。若在按开始键前抢答表示违规，数码管显示“FF”并显示选手号码。3.3 系统需求分析a.在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效。b.抢答限定时间和回答问题的时间可以在199s设定。c.可以显示是哪位选手有效抢答和无效抢答，正确按键后有蜂鸣器提示。d.抢答时间和回答问题时间倒记时显示，时间完后系统自动复位。e.抢答限定时间内使用锦囊回答时间将加到60s。
21、f.按键锁定，在有效状态下，按键无效非法。3.4 抢答器运行的流程图抢答器的基本工作原理：在抢答竞赛或呼叫时，有多个信号同时或不同时送入主电路中，抢答器内部的寄存器工作，并识别、记录第一个号码，同时内部的定时器开始工作，记录有关时间并产生超时信号。在整个抢答器工作过程中，显示电路、声音电路等还要根据现场的实际情况向外电路输出相应信号。抢答器的工作流程分为：系统复位、正常流程、违例流程等几部分，如图3-2所示，下面分别予以介绍。加载程序运 行行开始开始数码管显示FFF开始抢按时间倒计时开始前有选手抢按显示违例选手号码并伴有语音报警倒计时结束，超时有选手抢按显示FFF显示选手号码，倒计时时间,语音
22、报警，答题,答题时间倒计时正常流程违规流程若超过答题时间，则数码管显示FFF答题完毕根据选手表现，规则由主持人减分图3-2 抢答器工作流程3.5 抢答器的工作过程a.如果想调节抢答时间或答题时间，按“加一”键或“减一”键进入调节状态，此时会显示现在设定的抢答时间或回答时间值，如想加一秒按一下加1s键，如果想减一秒按一下“减1s”键，时间LED上会显示改变后的时间，调整范围为0-99s， 0s时再减1s会跳到99，99s时再加1s会变到0s。b.主持人按抢答开始键，会有提示音，并立刻进入抢答倒计时（预设30s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设30s抢答
23、时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。c.如倒计时期间，主持人想停止倒计时可以随时按“停止”按键，系统会自动进入准备状态，等待主持人按“抢答开始”进入下次抢答计时。d.如果主持人未按“抢答开始”键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不停，直到按下“停止” 键为止。总而言之，本课题利用AT89C51单片机及外围接口实现的抢答系统设计了抢答器，该抢答器增加了新功能、提高了系统的可靠性、简化了电路结构、节约了成本，是一个实用的工程设计。3.6 AT89C51的功能及简介AT89C51单片机是ATMAL公司89系列
24、单片机的一种8位Flash单片机。它最大特点是片内含有Flash存储器，用途十分广泛，特别是在生产便携式商品，手提式仪器等方面，有着十分广泛的应用。AT89C51单片机内部主要有以下部件：8031CPU、振荡电路、总线控制部件、中断控制部件、片内Flash存储器、片内RAM、并行I/O接口、定时器和串行I/O接口。AT89C51单片机内部由CPU、4KB的FPEROM ，128B的RAM，两个16位的定时/计数器T0和T1，4个8位的I/O端P0、P1、P2、P3等组成。单片微机内部最核心的部分是CPU。CPU主要功能是产生各种控制信号，控制存储器、输入/输出端口的数据传输、数据的算术运算、逻
25、辑运算以及位操作处理等，CPU按其功能可分为运算器和控制器两部分。控制器由程序计数器PC、指令储存器、指令译码器、实时控制与条件转移逻辑电路等组成。它的功能是对来自存储器中的指令进行译码，通过实时控制电路，在规定的时刻发出各种操作所需的内部和外部的控制信号，使各部分协调工作，完成指令所规定的操作。运算器由算术逻辑器部件ALU、累加器ACC、暂存器、程序状态字寄存器PSW，BCD码运算调整电路等组成。外部定时元件复位中断电源系统时钟ROMCPU定时/计数器串行I/O口并行I/O口RAM图3-3 AT89C51单片机的内部结构图为了提高数据处理和位操作功能，片内增加了一个通用寄存器B和一些专用寄存
26、器，还增加了位处理逻辑电路的功能。其内部结构如图3所示。AT89C51的主要性能包括：AT89C51与MCS51控制器系列产品兼容，片内有4K可在线重复编程闪速电擦除存储器（Flash Memory），存储器可循环写入/擦除1000次；存储器数据保存时间可达10年；工作电压范围宽：Vcc可由2.7V到6V；全静态工作可由0Hz到16MHz；程序存储器具有3级锁存保护；128*8位内部RAM；32条可编程I/O线；两个16位定时器/计数器；中断结构具有5个中断源和2个中断优先级；可编程全双工串行通信；空闲状态维持低功耗和掉电状态保存存储内容。管脚说明： 图3-4 AT89C51引脚图VCC：供电
27、电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻
28、的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作
29、为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：接口管脚 备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 0（外部中断0）P3.3 1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 （外部数据存储器写选通）P3.7 （外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字
30、节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次有效。但在访问外部数据存储器时，这两次有效的信号将不出现。/VPP：当保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，将内部锁定为RESET；当端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的
31、输入。XTAL2：来自反向振荡器的输出。3.7 AT89C51特殊功能寄存器特殊功能寄存器也称专用寄存器，是具有特殊功能的所有寄存器的集合，简称SFR（Special Function Register）。特殊功能寄存器共含有22个不同寄存器。它们的地址分配在80HFFH中，即在RAM地址中。这些寄存器的名称和地址见表3-1。表3-1 AT89C51特殊功能寄存器列表符号地址注释*ACCE0H累加器*BF0H乘法寄存器*PSWD0H程序状态字SP81H堆栈指针DPL82H数据存储器指针低8位DPH83H数据存储器指针高8位*IEA8H中断允许控制器*IPD8H中断优先控制器*P080H端口0*
32、P190H端口1*P2A0H端口2*P3B0H端口3PCON87H电源控制及波特率选择*SCON98H串行口控制器SBUF99H串行数据缓冲器*TCON88H定时器控制TMOD89H定时器方式选择TL08AH定时器0低8位TL18BH定时器1低8位TH08CH定时器0低8位TH18DH定时器1高8位注：带*号的特殊功能寄存器都是可以位寻址的寄存器虽然特殊功能寄存器地址在80HFFH之中，但在80HFFH的地址单元中，不是所有的单元都被特殊功能寄存器占用，未被占用的单元，其内容是不确定的，如果对这些单元进行操作，得到的是一些随机数，而写入则无效。所以，用户编程时不应该将数据写入这些未确定的地址单
33、元，它们是公司留待将来开发新产品时使用的。4. 硬件设计模块4.1 硬件电路的设计数字抢答器设计分为硬件设计和软件设计，这两者相互结合，不可分离；从时间上看，硬件设计的绝大部分工作量是在最初阶段，到后期往往还要做一些修改。只要技术准备充分，硬件设计的大返工是比较少的，软件设计的任务贯彻始终，到中后期基本上都是软件设计任务，随着集成电路技术的飞速发展，各种功能很强的芯片不断出现，使硬件电路的集成度越来越高，硬件设计的工作量在整个项目中的所占的比重逐渐下降。为使硬件电路设计尽可能合理，应注意以下几方面：a.尽可能采用功能强的芯片，以简化电路，功能强的芯片可以代替若干普通芯片，随着生产工艺的提高，新
34、型芯片的的价格不断下降，并不一定比若干普通芯片价格的总和高。b.留有设计余地。在设计硬件电路时，要考虑到将来修改扩展的方便。因为很少有一锤定音的电路设计，如果现在不留余地，将来可能要为一点小小的修改或扩展而被迫进行全面返工。c.程序空间，选用片内程序空间足够大的单片机，本设计采用AT89C51单片机。d.RAM空间，AT89C51内部RAM不多，当要增强软件数据处理功能时，往往觉得不足。如果系统配置了外部RAM，则建议多留一些空间。如选用8155作I/O接口，就可以增强256字节RAM。如果有大批数据需要处理，则应配置足够的RAM，如6264，62256等。随着软件设计水平的提高，往往只要改变
35、或增加软件中的数据处理算法，就可以使系统功能提高很多，而系统的硬件不必做任何更换就使系统升级换代。只要在硬件电路设计初期考虑到这一点，就应该为系统将来升级留足够的RAM空间，哪怕多设计一个RAM的插座，暂不插芯片也好。e.I/O端口：在样机研制出来后进行现场试用时，往往会发现一些被忽视的问题，而这些问题不是靠单纯的软件措施来解决的。如有些新的信号需要采集，就必须增加输入检测端；有些物理量需要控制，就必须增加输出端。如果在硬件电路设计就预留出一些I/O端口，虽然当时空着没用，那么用的时候就派上用场了。系统原理图如下图4-1所示：图4-1 系统原理图图中U2为单片机AT89C51，U3为芯片74L
36、S04,U4为芯片74HC30。K1-K8分别为8路抢答按键，分别接到单片机的P1.0-P1.7中。开始按键与结束按键分别接到单片机的10、11脚，由于单片机的10、11脚既有串行接口RXD、TXD功能，又有P3.0、P3.1的IO端口功能，此处按键用到单片机10、11脚的IO端口功能。抢答时间调整按键和回答时间调整按键分别接到单片机的13、14管脚，加一按键和减一按键分别接到单片机的15、16管脚。4位七段数码管段选P0口。4位七段数码管的位选接P2口低3位，蜂鸣器输出为P3.7口。4.2 稳压电源电路设计首先利用220v用220V12V的变压器降压，再用桥式整流。在电源电路中，整流电路将交
37、流变成脉动的直流，而在整流电路之后接入一个较大容量的电解电容（470uf），利用其充放电特性，使整流后的脉动直流电压变成相对比较稳定的直流电压。在实际中，为了防止电路各部分供电电压因负载变化而产生变化，所以在电源的输出端及负载的电源输入端一般接有数十至数百微法的电解电容由于大容量的电解电容一般具有一定的电感，对高频及脉冲干扰信号不能有效地滤除，故在其两端并联了一只容量为0.001-0.lpF的电容，以滤除高频及脉冲干扰然后并接一个0.1uF的小电容然后输入的7805的1脚、7805的2脚接地、78L05的3脚输出，加一个0.1uF的电容到地。这就可以了。如下图4-2图4-2 电源电路4.3 时
38、钟频率电路的设计单片机必须在时钟的驱动下才能工作。在单片机内部有一个时钟振荡电路，只需要外接一个振荡源就能产生一定的时钟信号送到单片机内部的各个单元，决定单片机的工作速度。时钟电路如图4-3所示。图4-3 外部振荡源电路一般选用石英晶体振荡器。此电路在加电大约延迟10ms后振荡器起振，在XTAL2引脚产生幅度为3V左右的正弦波时钟信号，其振荡频率主要由石英晶振的频率确定。电路中两个电容 C1，C2的作用有两个：一是帮助振荡器起振；二是对振荡器的频率进行微调。C1，C2的典型值为30uF。单片机在工作时，由内部振荡器产生或由外直接输入的送至内部控制逻辑单元的时钟信号的周期称为时钟周期。其大小是时
39、钟信号频率的倒数，常用fosc表示。图中时钟频率为12MHz，即fosc=12MHz，则时钟周期为1/12s。4.4 复位电路的设计单片机的第9脚RST为硬件复位端，只要将该端持续4个机器周期的高电平即可实现复位，复位后单片机的各状态都恢复到初始化状态，其电路图如图4-4所示：图4-4 复位电路图4-4中由按键RESET1以及电解电容C3、电阻R8构成按键及上电复位电路。由于单片机是高电平复位，所以当按键RESET1按下时候，单片机的9脚RESET管脚处于高电平，此时单片机处于复位状态。当上电后，由于电容的缓慢充电，单片机的9脚电压逐步由高向低转化，经过一段时间后，单片机的9脚处于稳定的低电平
40、状态，此时单片机上电复位完毕，系统程序从0000H开始执行。值得注意的是，在设计当中使用到了硬件复位和软件复位两种功能，由上面的硬件复位后的各状态可知寄存器及存储器的值都恢复到了初始值，而前面的功能介绍中提到了倒计时时间的记忆功能，该功能的实现的前提条件就是不能对单片机进行硬件复位，所以设定了软复位功能。软复位实际上就是当程序执行完毕之后，将程序指针通过一条跳转指令让它跳转到程序执行的起始地址。4.5 显示电路的设计显示功能与硬件关系极大，当硬件固定后，如何在不引起操作者误解的前提下提供尽可能丰富的信息，全靠软件来解决。在这里我们使用的是七段数码管显示，通常在显示上我们采用的方法一般包括两种：
41、一种是静态显示，一种是动态显示。其中静态显示的特点是显示稳定不闪烁，程序编写简单，但占用端口资源多；动态显示的特点是显示稳定性没静态好，程序编写复杂，但是相对静态显示而言占用端口资源少。在本设计中根据实际情况采用的是动态显示方法。通过查表法，将其在数码管上显示出来，其中P0口为字型码输入端，P2口低3位为字选段输入端。在这里我们通过查表将字型码送给7段数码管显示的数字，数码管显示原理如下： MOV A,R3 MOVC A,A+DPTR MOV P2,#0feH MOV P0,A ACALL DELAY MOV DPTR,#DAT2 MOV A,R5 MOVC A,A+DPTR MOV P2,#
42、0fdH MOV P0,A ACALL DELAY MOV A,R4 MOVC A,A+DPTR MOV P2,#0fbH MOV P0,A ACALL DELAY RET4位七段数码管显示电路如图4-5所示。图4-5 共阴极数码管图4-5中数码管采用的是4位七段共阴数码管，其中A-H段分别接到单片机的P0口，由单片机输出的P0口数据来决定段码值，位选码COM1、COM3、COM4分别接到单片机的P2.0、P2.1、P2.2，由单片机来决定当前该显示的是哪一位。在图中还有八个10K的电阻，连接在P0口上，用作P0口的上拉电阻，保证P0口没有数据输出时候处于高电平状态。4.6 键盘扫描电路的设计
43、键盘是人与单片机打交道的主要设备。关于键盘硬件电路的设计方法也可以在文献和书籍中找到，配合各种不同的硬件电路，这些书籍中一般也提供了相应的键盘扫描程序。站在系统监控软件设计的立场上来看，仅仅完成键盘扫描，读取当前时刻的键盘状态是不够的，还有不少问题需要妥善解决，否则，人们在操作键盘就容易引起误操作和操作失控现象。在单片机应用中键盘用得最多的形式是独立键盘及矩阵键盘。它们各有自己的特点，其中独立键盘硬件电路简单，而且在程序设计上也不复杂，一般用在对硬件电路要求不高的简单电路中；矩阵键盘与独立键盘有很大区别，首先在硬件电路上它要比独立键盘复杂得多，而且在程序算法上比它要烦琐，但它在节省端口资源上有
44、优势得多，因此它更适合于多按键电路。其次就是消除在按键过程中产生的“毛刺”现象。这里采用最常用的方法，即延时重复扫描法，延时法的原理为：因为“毛刺”脉冲一般持续时间短，约为几ms，而我们按键的时间一般远远大于这个时间,所以当单片机检测到有按键动静后再延时一段时间(这里我们取10ms)后再判断此电平是否保持原状态,如果是则为有效按键，否则无效。数字抢答器设计中采用了独立键盘的方式，本设计中有8个抢答按键输入，一个开始按键、一个结束按键，此外还有抢答时间调整键、回答时间调整键，加一按键、减一按键各一个。如图4-6所示。图4-6 抢答按键及调整按键在图4-6中8个抢答按键分别接入单片机的P1.0-P
45、1.7端口，单片机通过读取P1.0-P1.7的值来判断当前输入的是8个抢答按键中的哪一个。抢答时间调整和回答时间调整接到单片机的P3.3和P3.4接口，加一及减一按键接到单片机的P3.5和P3.6接口。开始及结束按键接到单片机的10、11脚，这里用到了单片机10、11脚复合功能中的IO端口功能，单片机通过读取10、11脚的P3.0、P3.1的IO端口值来判断当前是否处于抢答开始状态或抢答结束状态。按键的触点在闭合和断开时均会产生抖动，这时触点的逻辑电平是不稳定的，如不妥善处理，将会引起按键命令的错误执行或重复执行。现在一般均用软件延时的方法来避开抖动阶段，这一延时过程一般大于5ms，例如取10
46、-20ms。如果监控程序中的读键操作安排在主程序（后台程序）或键盘中断（外部中断）子程序中，则该延时子程序便可直接插入读键过程中。如果读键过程安排在定时中断子程序中，就可省去专门的延时子程序，利用两次定时中断的时间间隔来完成抖动处理。K1K8八个按键的输入电平靠74HC30输入与非门和74LS04反向器组成的电路改变输入电平。图10中电路就是由一个74HC30输入与非门和74LS04反向器组成的去抖电路。如图4-7所示。图4-7 去抖电路4.7 发声电路的设计我们知道，声音的频谱范围约在几十到几千赫兹，若能利用程序来控制单片机某个口线的“高”电平或低电平，则在该口线上就能产生一定频率的矩形波，接上喇叭（压电陶瓷型扬声器）就能发出一定频率的声音，若再利用延时程序控制“高”“低”电平的持续时间，就能改变输出频率，从而改变音调，使喇叭发出不同的声音。数字抢答器设计如图4-8所示。图中单片机的14脚输出具有复合功能，此处用到了单片机17脚的IO端口功能，单片机通过内部定时器的操作实现交替变换的波形输出驱动扬声器发声。图4-8 发声电路4.8 系统复位使CPU进入初始状态，从0000H地址开始执行程序的过程叫系统复位。从实现系统复位的方法来看，系统复位可分为硬件复位和软件复位。硬件复位必须通过CPU外部的硬件电路给CPU的RESET端加上足够时间的高电位才能实现。上电复位，人工