毕业设计（论文）-数字时钟设计.doc

《毕业设计（论文）-数字时钟设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）-数字时钟设计.doc（29页珍藏版）》请在三一文库上搜索。

1、信息工程系信息工程系 2008 届届毕业毕业生生 毕毕 业业 论论 文（文（设设 计计） ） 题题目目：_数数 字字时时 钟钟 设设 计计 院院 系：系：_湖北轻工职业技术学院湖北轻工职业技术学院_ 班班 级级： ：_ 08 电信一班电信一班_ _ 姓姓 名：名：_ _ _ _ 指指导导老老师师： ：_ _ 时时 间：间： 3 月 25 日 第2页 中文摘要： 加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理 水平和人才素质的较量，风险和机遇共存，同时电子产品的研发日新月异，不仅是 在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。 说明数字时代已

2、经到来，而且渗透于我们生活的方方面面。 就拿我们生活的实例来说明一下“数字”给我们带来的便捷。下面我们就以数字 钟为例简单介绍一下。数字钟我们听到这几个字，第一反应就是我们所说的数字， 不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的 时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、 秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准 确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要 去做的事。与旧式钟表相比它更适用于现代人的生活。 在毕业之际恰好遇上学校的毕业课题电子时钟设计毕业论文。因而在所学专业

3、的 基础上做了以下毕业设计。希望给大家带来方便的同时，使自己对所学专业有进一 步的了解！ 目录 前言： 4 第3页 1.设计目的 6 2.设计功能要求 6 3.电路设计6 3.1 设计方案6 3.2 单元电路的设计 .7 3.2.1 主体电路部分 .7 3.2.1.1 振荡电路 .8 3.2.1.2 计数电路 .12 3.2.1.3 校时电路 .17 3.2.1.4 译码与显示电路 19 3.2.2 扩展功功能电路的设计 .21 3.2.2.1 定时控制电路 .21 4.调试 .23 4.1 主体电路部分 .23 4.2 扩展电路部分 25 5.总结 .25 致 谢26 参考文献参考文献.27

4、 附录.29 前言： 中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元 前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪。东汉 第4页 时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天 象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一 行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且 立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂擒纵器用于计时器， 这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行 了六个世纪。 第一只石英钟出现在二十世纪二十年代，从

5、三十年代开始得到了推广，从六十 年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技 术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早在1880 年，法国人皮埃尔居里和保罗雅克居里就发现了石英晶体有压电的特性，这 是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器和电子钟组 合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅为3-5秒。 1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。在许多场 合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在 1970 年前后， 石英钟表开始进入市场，风靡全球。随着科学

6、的进步，精密的电子元件不断涌现， 石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。它为人们的生活提供 方便，更为人们的生活增添了新的色彩。 在现行情况下根据简单实用强的、走时 准确进行设计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走 时更精确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。 提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用 到它。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三 个方面： （1）从生产机械表转为石英电子表； （2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所

7、取代，钟表生产中心转向中国南方沿海一带； （3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。 这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业从技 术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德国进口， 1989 年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯质量的 稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在福建省福 第5页 州、广东东莞、番禺；机械钟表机芯在上海、山东等地。 现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在中国 钟表发展史上，国产机芯研制的失败已经成为过去， “组装业”作为新兴

8、钟表工业 的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。 我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他 领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英 们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国 钟表业发展的希望。 数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活 中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的 精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大 大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、

9、时间程序自 动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时 电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及 扩大其应用，有着非常现实的意义。 1.设计目的 设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基 本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功 能部分则具有：定时控制、 、自动报整点时数和触摸报正点的功能。数字钟的电路 也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现， 而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提 供的 1Hz 脉冲信号

10、。在计时出现误差时电路还可以进行校时和校分，为了使电路简 单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两 位显示，扩展部分要有相应的响应电路。分则由扩展 第6页 2.设计功能要求 基本功能 ： （1）时的计时要求为“12 翻 1” ，分和秒的计时要求为 60 进制 （2）准确计时，以数字形式显示时，分，秒的时间 （3）校正时间 扩展功能 ： （1）定时控制； （2）仿广播电台报时功能； （3）自动报整点时数； （4）触摸报整点时数； 3.电路设计 3.1 设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图 1 所示。 时显示器分显示器秒显示

11、器 时译码器分译码器秒译码器 时计数器分计数器秒计数器 校时电路 振荡器分频器 整点报时 触摸报时 仿电台报 定时控制 主体电路扩展电路 图 1 由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两 大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功 第7页 能。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒 计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个位进位 并且小时计数器按照“12 翻 1”的规律计数。计数器的输出经译码器送显示器。计 时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电

12、路正常运行的情 况下才能进行扩展功能。 3.2 单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也 可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可 以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路 进行设计。 3.2.1 主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部 分组成。下面将对各部分电路进行设计。 3.2.1.1 振荡电路 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下面对 振荡器和分频器两部分进行介绍。 （1）振荡器

13、 数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定 度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计 时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出 的幅度范围为 0v5v 的方波信号而不是锯齿波、三角波或其他形式。典型的振荡 器是弛豫振荡器，它通过一个 RC 网络将反相器的输出反馈回来并存在一定的工作 延迟时间。基本的电路如图 2 所示。 第8页 12 A 7404 12 A 7404 R2 R1 C 图 2 在上述电路中，RI-C 网络由第一个反相器驱动，具有 RC 特性曲线的响应信号 被反馈给反相器的输入。当电容上的电

14、压达到施密特触发器输入反相器的门限电压 的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定 的延迟时间再次通过 RIC 反馈回来，直到电容电压再次达到门限电压为止。 用施密特触发器输入器件（如 74HC04） ，但是由于电容的参考电压在每个临界 点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态 改变时，电容的充电电压会超过 5V。从这一点来说，输出电压会改变电容的充电电 压，直到电容两端的电压变为 74HC04 的门限电压（2.5V）为止。振荡器输出状态 的改变发生在电容上的电压达到 2.5V 时。 弛豫振荡器对许多低成本而精度要求又不高的场所非常

15、适合，但是并不推荐在 任何有精度要求的实际应用电路采用它。 如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟 的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电 器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振 动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定 的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最 大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶 体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构 成石英晶体。石英晶体的固有

16、频率十分稳定。另外石英晶体的振动具有多谐性，除 了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可 利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反 比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高 Q 值谐振回路元件接入 反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图 3 所示。 该电路能产生 1MHz 的方波脉冲振荡信号。 第9页 12 A 7404 12 A 7404 12 A7404 1K 0.01uF 5-25pF1MHZ 图 3 （2）分频器 分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部 分

17、所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号； 二是功能扩展电路所需的信号，如仿电台用的 1KHz 的高频信号和 500Hz 的低频信 号等.在此电路中作为分频器的元件是:CD4518。 CD4518 可以组成二分频电路和十分频电路。用 CD4518 组成二分频的电路如图 4；用 CD4518 组成十分频的电路如图 5；在本次设计中所用的分频器的电路图如图 6。电路经过十分频后将晶振来的 1MHz 的振荡脉冲变为 1Hz 的脉冲信号，该信号作 为计数器的计数脉冲使用。 输入 输 出 输入 输入 输 出 清零 图 4 图 5 4Q1Q Cr CP EN 4Q Cr CP

18、第10页 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 1MHZ

19、 图 6 上表:CD4518 的功能表 振荡器和分频器两部分构成振荡电路，它的电路图如图 7 所示。 输入输出 CKCREN 上升沿LH加计数 L L上升沿加计数 下降沿LX XL上升沿 上升沿LL HL下降沿 保 持 XLX全为 L 第11页 根据图 7 可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz，CD4518 组成十分频电路。并且一个 CD4518 可以组成两个十分频电路即：CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十分频电路。晶振的 输出接入第一块 CD4518 的输入引脚 2，经过一次十分频，频率变为 100KHz。输

20、出 引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频，频率变为 10KHz。输出引脚接 人第二块 CD4518 的输入引脚 2 再经一次分频，频率变为 1KHz。这样经过六次分频 最后可以得到 1Hz 的频率。 12 A 7404 12 A 7404 12 A7404 1K 0.01uF 5-25pF1MHZ CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN

21、2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 图 7 3.2.1.2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络 的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、 定时控制、数字运算等等。 数字钟的计数电路是用两个六十进制计数电路和“12 翻 1”计数电路实现的。 数字钟的计数

22、电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作 用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。 第12页 以六十进制为例，当计数器从 00，01，02，59 计数时，反馈门不起作用， 只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为 60 的循环 计数。 下面将分别介绍 60 进制计数器和“12 翻 1”小时计数器。 （一）60 进制计数器 电路如图 8 所示 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92_2 R0(1) 2 R0(2) 3 R9(1) 6 R9(2

23、) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90_5 GND GND+5V +5V 图 8 电路中，74LS92 作为十位计数器，在电路中采用六进制计数；74LS90 作为个 位计数器在电路中采用十进制计数。当 74LS90 的 14 脚接振荡电路的输出脉冲 1Hz 时 74LS90 开始工作，它计时到 10 时向十位计数器 74LS92 进位。下面对电路中所 用的主要元件及功能介绍。 十进制计数器 74LS90 74LS90 是二五十进制计数器，它有两个时钟输入端 CKA 和 CKB。其中， CKA 和组成一位二进制计数器；CKB 和组成五进制计数器

24、；若将与 CKB0Q321Q Q Q0Q 相连接，时钟脉冲从输入，则构成了 8421BCD 码十进制计数器。74LS90 有两个ACP 清零端 R0（1） 、R0（2） ，两个置 9 端 R9（1）和 R9（2） ，其 BCD 码十进制计数时序 如表 1，二五混合进制计数时序如表 2，74LS90 的管脚图如图 9。 第13页 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 图 9 表 1 BCD 码十进制计数时序 表 2 二五混合进制计数时序 异步计数器 74LS92 所谓异步计数器是指计数器

25、内各触发器的时钟信号不是来自于同一外接输入时 钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92 是 二六十二进制计数器，即 CKA 和组成二进制计数器，CKB 和0Q 在 74LS92 中为六进制计数器。当 CKB 和相连，时钟脉冲从 CKA 输入，321Q Q Q0Q 74LS92 构成十六进制计数器。74LS92 的管脚图如图 10。 CK DQCQBQAQ 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 CK AQBQCQDQ 00000 10001 20010 30011 4010

26、0 51000 61001 71010 81011 91100 第14页 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92 图 10 （二） “12 翻 1”小时计数器电路 （1） 电路如图 11 所 示 CLK 3 D 2 SD 4 CD 1 Q 5 Q 6 74LS74A P0 15 P1 1 P2 10 P3 9 Q0 3 Q1 2 Q2 6 Q3 7 RC 13 TC 12 CLK 14 CE 4 U/D 5 PL 11 74LS1 91 45 6 U9B74LS00 1 2 3U9A 74LS00 11 1213 U1

27、0D 74LS00 GND R1 3.3K +5V 8 9 U8D 74LS04 +5v CP 图 11 “12 翻 1”小时 计数器是按照“010203040506070809 10111201”规律计数的，计数器的计数状态转换表如表 3 所示。 表 3“12 翻 1”小时计时时序 十位 个位十位 个位 CKQ10Q03 Q02 Q01 Q00CK Q10Q03 Q02 Q01 Q00 第15页 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9

28、 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理 由表可知：个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位计数 器由双 D 触发器 74LS74 构成 ，将它们组成 “12 翻 1”小时计数器。 由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到 9，即个位计数 器的状态为 =1001 后，在下一计数脉冲的作用下计数器进入暂态03020100Q Q Q Q 1010，利用暂态的两个 1 即使个位异步置 0，同时向十位计数器进位使

29、0301Q Q10Q =1；二是计数到 12 后，在第 13 个计数脉冲作用下个位计数器的状态应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置03020100Q Q Q Q10Q “1”的输出端、来产生。对电路中所用的主要元件及功能介绍。10Q01Q00Q D 触发器 74LS74 在电路中用到了 D 触发器 74LS74，74LS74 的管脚图如图 12。 D 2 Q 5 Q 6 CLK 3 4 1 PRE CLR A 74LS74 图 12 下面将介绍一些有关触发器的内容： 触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态 第16页 （高电平和低电平

30、） ，所以它能记忆一位二进制代码。触发器是存放在二进制信息 的最基本的单元。按其功能可为基本 RS 触发器触、JK 触发器、D 触发器和 T 触发 器。 这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D 触发器。 不过，深刻理解 RS 触发器对全面掌握触发器的工作方式或动作特点是至关重要的。 事实上，JK 触发器和 D 触发器是 RS 触发器的改进型，其中 JK 触发器保留了两个数 据输入端，而 D 触发器只保留了一个数据输入端。D 触发器有边沿 D 触发器和高电 平 D 触发器。74LS74 为一个电平 D 触发器。 计数器 74LS191 74LS191 的管脚图如图

31、 13 CTEN 4 D/U 5 CLK 14 LD 11 MAX/MIN 12 RCO 13 A 15 QA 3 B 1 QB 2 C 10 QC 6 D 9 QD 7 74LS191 图 13 3.2.1.3 校时电路 （一）电路如图 14 所示 第17页 8 9 10 U10C 74LS00 12 3 U11A 74LS00 11 1213 U10D 74LS00 R3 3.3kC1 0.01uF S1 GND 1011 U8E 74LS04 1HZ S2/M2 Q2 +5V 图 14 （二）电路的工作原理 校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数 字钟应具有

32、的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简 单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种， “快校时”是通过开关控制，使计数器对 1Hz 校时脉冲计数。 “慢校时”是用手动 产生单脉冲作校时脉冲。图中 S1 校分用的控制开关，S2（总图）为校时用的控制 开关，它们的控制功能如表 4 所示，校时脉冲采用分频器输出的 1Hz 脉冲，当 S1 或 S2 分别为“0”时可以进行“快校时” 。如果校时脉冲由单次脉冲产生器提供， 则可以进行“慢校时” 。 表 4 校时开关的功能 S1S2 功能 11 计数 10 校分 00 校时 表 4 （三）对电路中所用的主要

33、元件及功能介绍 在此电路中，用到的元器件有两块四 2 输入与非门 74LS00 、一块六反相器 74 LS04、两个电容、两个电阻以及两个开关。 第18页 （1）四-2 输入与非门 74LS00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和 充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00 与非门的主要 参数为： 输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。 输出低电平：指与非门的所有输入端均接高电平时的输出电平值。 开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。 关门电平：指与非门输出处于高电平状态时允许输入低电

34、平的最大值。 电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门 电路的输出高电平、输出低电平、关门电平和开门电平等。 低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器 件的电流。 高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地， 电源提供给器件的电流。 低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流 出的电流值。 高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端 的电流值。 扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， TTL 与非门有两种不同性质的负载，即灌电流负载

35、和拉电流负载，因此有两种扇出 系数。即低电平扇出系数和高电平扇出系数。 3.2.1.4 译码与显示电路 （一）电路如图 15 所示 第19页 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 15 （二）电路的工作原理 译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号 以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译 码器和

36、BCD7 段译码器、显示模块用来显示计时模块输出的结果。 （三）对电路中的主要元件及功能介绍 （1）译码器 74LS48 译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行 “翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字 系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配， 存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。 在电路中用的译码器是共阴极译码器 74LS48，用 74LS48 把输入的 8421BCD 码 ABCD 译成七段输出 a-g，再由七段数码管显示相应的数。 74LS48 的管脚图如图

37、 16。在 管脚图中，管脚 LT、RBI、BI/RBO 都是低电平是起作用，作用分别为： LT 为灯测检查，用 LT 可检查七段显示器个字段是否能正常被点燃。 BI 是灭灯输入，可以使显示灯熄灭。 RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO 是共用输出端，RBO 称为灭零输出端，可以配合灭零输出端 RBI，在多位十进制数表示时，把多余零位 熄灭掉，以提高视图的清晰度。也可用共阴译码器 74LS248，CD4511。 第20页 图图 1616 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g

38、14 74LS48 （2）显示器 SM421050N 在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N 的管脚 功能图如图 17 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 17 主体电路部分是由上面的以上的各个单元电路组成的。 3.2.2 扩展功功能电路的设计 3.2.2.1 定时控制电路 数字钟在指定的时刻发出信号，或驱动音响电路“闹时” ；或对某装置的电源 进行接通或断开“控制” 。不管是闹时还是控制，都要求时间准确，即信号的开始 时刻与持续时间必须满足规定的要求。 （一）设计电路如图

39、 18 所示 第21页 1 2 4 5 6 UZ1A 74LS20 13 12 10 9 8 UZ1B 74LS20 4 5 6 UZ4B 74LS03 1 2 3 UZ4A 74LS03 1 2 3 UZ9A 74LS00 4 5 6 UZ9B 74LS00 RZ4 1K RZ3 22 LS1 SPEAKER Q1 3DG130 +5V SZ3 SW +5V 1KHZ RL 3.3K +5V 图 18 （二）电路的工作原理 在这里将举例来说明它的工作原理。要求上午 7 时 59 分发出闹时信号，持续 1 分钟。设计如下： 7 时 59 分对应数字钟的时时个位计数器的状态为，分十位32101(

40、)0111HQ Q Q Q 计数器的状态为，分个位计数器的状态为，32102()0101MQ Q Q Q32101()1001MQ Q Q Q 若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，就可以 使音响电路正好在 7 点 59 分响，持续 1 分钟后（即 8 点）停响。所以闹时控制信 号 Z 的表达式为 0 11SQ2101202301()()()HMMZQ Q QQ QQ QM 式中，M 为上午的信号输出，要求 M=1。 如果用与非门实现的逻辑表达式为： 210122301()(0)()HMMZQ Q QMQ QQ Q 在该电路图中用到了 4 输入二与非门 74LS20

41、，集电极开路的 2 输入四与非门 74LS03，因 OC 门的输出端可以进行“线与” ，使用时在它们的输出端与电源+5V 端 之间应接一电阻 RL。RL 的值由下式决定： min max CCOH L OHIH VV R nImI max min CCOL L OLIL VV R ImI =0.4V,=0.4mA,=2.4V,=50uA,=8mA,=100Ua;m 为负载门输入maxOLVILIminOLVIHIOLIOHI 第22页 端总个数。 取 RL=3.3K。如果控制 1KHz 高音和驱动音响电路的两极与非门也采用 OC 门， 则 RL 的值应该重新计算。 由电路图可以看见，上午 7

42、点 59 分，音响电路的晶体管导通，则扬声器发出 1KHz 的声音。持续 1 分钟到 8 点整晶体管因为输入端为“0”而截止，电路停闹。 （三）对电路中所用的主要元件及功能介绍 在电路中所用到的元件有 74LS03，74LS20 等。 （1）四 2 输入与非门 74LS03，只要输入变量有一个为 0 则输出为 1，只有输入全 为 1，输出才为 0. 74LS03 的管脚图如图 19 图 19 1 2 3 & 74LS03 （2）二 4 输入与非门 74LS20，四个输入端有一个为 0，则输出为 1，只有全部输入 为 1，输出才为 0. 74LS20 的管脚图如图 20 所示。 1 2 4 5

43、6 & A 74LS20 图 20 4.调试 在本设计中，为了设计的顺利进行，我在实验箱上进行了部分调试，因为电路 太复杂，在实验箱上不可能整体电路进行调试。调试后，我就自己焊接了一个试验 板进行调试。以确保最后能很好的完成其各部分功能。调试后，我就画 PCB 图， A 第23页 用来制印制板。因为 PCB 图先画，后经过反复考虑振荡电路部分改进了，最后用 的是 1MHZ 的晶振经过三片 CD4518 六次分频就能得到 1HZ 的频率。所以在印制 板外加了一个振荡部分电路。 4.1 主体电路部分 振荡电路部分 我先用的是 32768HZ 的晶振和反向器 74LS00 接两个电阻和两个电容组成的

44、振 荡电路，产生 32768HZ 的方波信号，经过 15 级二分频后得到 1HZ 的基准脉冲。扩 展部分所需的频率可以从 5 级二分频得到 1024HZ 六级二分频得到 512HZ 但是这样 用的集成块较多，时间延迟较长。用 555 产生多谐振荡方波也可，就是精确度和稳 定度不高。后来我就用的 1MHZ 的晶振产生 1MHZ 的频率经过 74LS90 组成的二-五- 十的分频器，可很好的扩展部分所需的频率。只是要用六块 74LS90，后来我查了手 册，发现 4518 有两片十进制分频器，功能与 74LS90 又基本上相同，这样就可少用 集成块，减少时间延时。 在现用电路调试中，晶振的输出频率为

45、 1MHz，用三片 CD4518 组成了六级十 分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为 100KHz，经过第二级得到了 10KHz 的标准脉冲，这样一级级的分频，经过六次分 频后得到了标准的 1Hz 脉冲信号。 计数电路部分 （1）小时计数部分 这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时的十位没有 变化，经过分析、检查发现 74LS74 的 3 脚没有接上。 （2）秒计数电路部分 这部分的调试中顺利得到了结果即：秒计数器的个位能准确以十进制形式计数； 秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数到 9 后自动 向秒计数器的十位

46、计数。 （3）分计数电路部分 这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路的个 位计数器 74LS90 的 14 脚接入振荡电路部分的输出端，而分计数电路的个位计数器 74LS90 的 14 脚本该接校时电路，但是由于校时电路作为最后调试的电路， 所以在 第24页 调试中 74LS90 的 14 脚与单次脉冲连接。 调试的结果是：这部分的结果与秒计数电路部分的结果一样。 校时电路部分 在整个电路的设计中，需要用到两个校时电路，两个校时电路的功能相同，它 们不同的是在电路的设计时，校分电路比校时电路少一个反相器，这是因为 74LS191 为高电平有效而 74LS90 为低电平

47、有效。 调试的结果是：当开关断开时，分计数电路，小时计数电路正常计数，当开关 闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔 细分析，确定是由于在松按键时产生了抖动，如果接上 R-S 触发器就能够消抖。 4.2 扩展电路部分 扩展部分的调试是在主体部分正确的情况下，才能完成的。有些也可模拟调试。 1 定时控制： 扩展部分的调试是在主体部分正确的情况下，才能完成的。单独在实验箱上可 以调试其电路的输入就用模拟开关输入高低电平。只要在输入的变化下能够控制风 鸣器工作就行。因为这部分的电路比较简单、原理也不难。所以这部分调试很快， 一切很顺利。 有了以上主要在 DA 软件虚

48、拟平台上实现， ，主体电路的功能接上电源后就能实 现：能显示时、分、秒的时间；小时的计数为“12 翻 1” ，分和秒的计时为 60 进位； 扩展部分：定时控制；能够校时、分。 5.总结 通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善 思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂, 但是容易理解.每一部分我都能理解并且能有多种设计方法. 通过这次设计,我还掌握了制 PCB 的一系列步骤,在几个月时间里,我把本设计 的整个电路图画好了,并且画好了 PCB 板图. 通过这次毕业设计，我又掌握了些元器件的用途以及它们的参数、性能。这次 设计提高

49、了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提 高了我分析问题和解决问题的能力。没有最好，只有更好。我相信通过这一次的毕 第25页 业设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜 自我，超越自我。 致 谢 毕业设计完成了，在这个过程中我学到了很多东西。首先我要感谢我的指导老 师吴瑞，她在我完成论文的过程中，给予了我很大的帮助。在论文开始的初期，我 对于论文的结构以及文献选取等方面都有很多问题，整体构思不是很明确，段落层 次也不是很清晰，老师详细给我分析论文的写作过程，从论文的题目，论文的内容， 论文的脉络，都给我详细的指导。在我论文的进展过程中，老师也及时给我解决疑 惑，并且监督我论文的进展过程，非常感谢！但是惭愧的是，论文也时有偏差出现， 经过了曲折的过程，老师也耐心的给我激励，非常感谢! 我想，毕业论文的过