门电路和组合逻辑电路教学课件PPT1.ppt

上传人:西安人 文档编号:3845671 上传时间:2019-09-29 格式:PPT 页数:67 大小:2.89MB
返回 下载 相关 举报
门电路和组合逻辑电路教学课件PPT1.ppt_第1页
第1页 / 共67页
门电路和组合逻辑电路教学课件PPT1.ppt_第2页
第2页 / 共67页
门电路和组合逻辑电路教学课件PPT1.ppt_第3页
第3页 / 共67页
门电路和组合逻辑电路教学课件PPT1.ppt_第4页
第4页 / 共67页
门电路和组合逻辑电路教学课件PPT1.ppt_第5页
第5页 / 共67页
点击查看更多>>
资源描述

《门电路和组合逻辑电路教学课件PPT1.ppt》由会员分享,可在线阅读,更多相关《门电路和组合逻辑电路教学课件PPT1.ppt(67页珍藏版)》请在三一文库上搜索。

1、第20章 门电路和组合逻辑电路,20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示,1.常用数制:,20.1 数制和脉冲信号,20.1.1 数制,(1)十进制,(2)二进制,(3)十六进制,数码:,运算规则:,0、1、2、3、4、5、6、7、8、9,逢10进1,借1当10。,数码:,运算规则:,0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F,逢10进1,借1当10。,数码:,运算规则:,0、1,逢2进1,借1当2。,3.十进制数转换为任意进制数,(1)十进

2、制数二进制数,整数部分:除2取余,至商为0,余数倒排。,(2)十进制数十六进制数,方法同上,或以二进制数为中介进行转换。,即 十进制二进制四位一组进行转换。,2. 任意进制数转换为十进制数,方法:按权展开。,例: (110101)2=( )10,(110101)2=125+124+122+120=( 53 )10,小数部分:乘2取整,到满足规定的位数。,练习:第286页 20.1.1,例1:将十进制数27转换为二进制数和十六进制数,练习:第286页 20.1.2,例2:将十进制数0.35转换为二进制数和十六进制数,保留3位小数。,脉冲信号是一种跃变信号,并且持续时间短暂。,20.1.2 脉冲信

3、号,矩形波脉冲信号参数,(1)脉冲幅值A,(2)脉冲上升时间tr,(3)脉冲下降时间tf,(4)脉冲宽度tp,(5)周期T和频率f,0.9A,0.1A,tr,tf,tp,0.5A,设:开关断开、灯不亮用逻辑 “0”表示,开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式: Y = A B,1. “与”逻辑关系,0,1,0,B,Y,A,状态表,结论:有0出0,全1出1谓之与,20.2 基本门电路及其组合,20.2.1 逻辑门电路的基本概念,二极管“与” 门电路,0V,0V,3V,2. “或”逻辑关系,逻辑表达式: Y = A + B,状态表,1,1,1,0,结论:有1出1,全0出0谓之或,3. “非

4、”逻辑关系,Y,A,R,结论:有0出1,有1出0谓之非,1. 与非门电路,非门,20.2.3 基本逻辑门电路的组合,2. 或非门电路,非门,例:根据输入波形画出输出波形,A,B,&,A,3. 与或非门电路,逻辑表达式:,逻辑符号,20.5 逻辑代数,逻辑代数(又称布尔代数),它是分析设计逻辑电路的数学工具。,逻辑代数所表示的是逻辑关系,而不是数量关系。这是它与普通代数的本质区别。,用字母表示变量,但变量的取值只有“0”,“1”两种,分别称为逻辑“0”和逻辑“1”。这里“0”和“1” 表示的是两种相互对立的逻辑状态,如“是”和“否”。,1. 常量与变量的关系,20. 5. 1 逻辑代数运算法则,

5、2. 逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2. 逻辑代数的基本运算法则,普通代数 不适用!,证:,结合律,分配律,A+1=1,反演律,列状态表证明:,20. 5. 2 逻辑函数的表示方法,下面举例说明这四种表示方法。,例:有一T形走廊,在相会处有一路灯, 在进入走廊的A、B、C三地各有控制开关,都能独立进行控制。任意闭合一个开关,灯亮;任意闭合两个开关,灯灭;三个开关同时闭合,灯亮。设A、B、C代表三个开关(输入变量);Y代表灯(输出变量)。,1. 列逻辑状态表,2. 逻辑式,取 Y=“1列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)

6、由逻辑状态表写出逻辑式,各组合之间 是“或”关系,2. 逻辑式,反之,也可由逻辑式列出状态表。,3. 逻辑图,20. 5. 3 逻辑函数的化简,1. 用 “与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1) 应用“与非”门构成“与”门电路,由逻辑代数运算法则:,由逻辑代数运算法则:,(3) 应用“与非”门构成“非”门电路,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则:,例1:,化简,2. 应用逻辑代数运算法则化简,(1)并项法,(2)配项法,例3:,化简,(3)加项法,(4)吸收法,吸收,例5:,化简,吸收,吸收,吸收,吸收,20. 6 组合逻辑电路的分析与设计,组

7、合逻辑电路框图,20. 6. 1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤:,例 1:分析下图的逻辑功能,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反演律,反演律,(3) 列逻辑状态表,Y= AB +AB,(1) 写出逻辑式,例 2:分析下图的逻辑功能,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为同或 ,可用于判断各输入端的状态是否相同。,例3:分析下图的逻辑功能,A,写出逻辑式:,Y=ABC,这是一个奇校

8、验电路,=ABC,20. 6. 2 组合逻辑电路的设计,设计步骤如下:,已知逻辑功能,确定,逻辑电路,例1:设计一个三人(A、B、C)表决电路,用与非门搭建电路。 解:赞同“1”表示;如不赞同“0”表示。表决结果,多数赞同,灯亮为“1”,反之灯不亮为“0”。,(1) 列逻辑状态表,(2) 写出逻辑表达式,三人表决电路,解:,逻辑表达式,例2:设计一个半加器。即两个一位二进制数相加,不考虑来自低位的进位,输出为和与进位。,(1) 列逻辑状态表,(2) 写出逻辑式,例3设计一个全加器。即实现两个一位二进制数相加,且考虑来自低位的进位。,20. 8 编码器,把二进制码按一定规律编排,使每组代码具有一

9、特定的含义,称为编码。具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合,可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,20. 8. 1 二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,(1) 分析要求: 输入有8个信号,即 N=8,根据 2n N 的关系,即 n=3,即输出为三位二进制代码。,例:设计一个编码器,满足以下要求: (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码,不 允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,解:,(2) 列编码表:,(3) 写出

10、逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 画出逻辑图,当有两个或两个以上的信号同时输入编码电路,电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效,但电路只对其中优先级别高的信号进行编码,而对其它优先级别低的信号不予理睬。,20. 8. 3 优先编码器,74LS4147 编码器功能表,将十进制数 09 编成二进制代码的电路,20. 8. 2 二 十进制编码器,表示十进制数,列编码表: 四位二进制代码可以表示十六种不同的状态,其中任何十种状态都可以表示09十个数码,最常

11、用的是8421码。,8421BCD码编码表,写出逻辑式并化成“或非”门和“与非”门,画出逻辑图,20.9 译码器和数字显示,译码是编码的反过程,它是将代码的组合译成一个特定的输出信号。,20. 9. 1 二进制译码器,状 态 表,例:三位二进制译码器(输出高电平有效),写出逻辑表达式,逻辑图,状 态 表,例:三位二进制译码器(输出低电平有效),写出逻辑表达式,3-8 线译码器74LS138,A2 A1 A0是输入端,S1S2S3 是使能控制端,例1: 用74LS138和与非门实现三人表决电路,ABC,001,例1: 用74LS138实现三人表决电路,ABC,001,解:,20. 9. 2 二-十进制显示译码器,在数字电路中,常常需要把运算结果用十进制 数显示出来,这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,七段显示译码器状态表,2. 七段译码显示器,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路的特点;,3. 会分析和设计简单的组合逻辑电路;,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能;,5. 学会数字集成电路的使用方法。,本章要求:,2. 会用逻辑代数的基本运算法则化简逻辑函数;,第20章 门电路和组合逻辑电路,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高中教育


经营许可证编号:宁ICP备18001539号-1