《公交车自动报站系统 毕业论文外文翻译.doc》由会员分享，可在线阅读，更多相关《公交车自动报站系统 毕业论文外文翻译.doc（12页珍藏版）》请在三一文库上搜索。
1、英文翻译原文The bus stops system automatically1. The bus is automatically stops the background and significance The people of car out for provides convenient service, while the bus stops directly affect the quality of the service. Traditional stops by the crew artificially, and in this way because of its
2、poor and working intensity effect is too great, in many big cities have been eliminated. In recent years, with the development of science and technology progress and microcomputer technology in many fields has been widely used. In the acoustic field, with various pronunciation chip microcomputer tec
3、hnology, can complete combined speech synthesis technology, makes the car stops controller is realized for citizens becomes possible, and thus provide a more personalized service. In view of the traditional bus stops system deficiency, combined with the use of public transport vehicle characteristic
4、s and practical operating environment, the design of a single-chip microcomputer control bus stops system automatically. The bus stops the design of automatic device is mainly to compensate for changing the traditional voice stops device must have driver control can work backward way, pitted, automa
5、tic station broadcasts six-foot-tall service term for the public and provide more humanized more perfect service. 2. The system design of each component This system is designed hardware circuit design part: use AT89C51 as controller, through ISD4004 pronunciation chip establish speech, forming a var
6、iety of information and use the voice messages broadcast speech information and tips amplifier, and using speech, LED digital display for standing count. When the bus arrived at one site, use the keyboard control the system work, through the yukon voice circuits output speech information and tips, s
7、tood in several information LED digital tube display. The whole system hardware design including keyboard circuit and reset circuit, display driver circuit, display circuit, memory expansion circuit module. In order to realize the bus stops, namely in speech automatic six-foot-tall; and when voice p
8、rompt information and automatic reporting service term, while utilizing of LED dot matrix circuit Chinese displaying. This design is required to exploit the AT89C51 as the master control circuit design of chips, auxiliary circuit requirements including voice circuits, Chinese dot matrix display circ
9、uit, the power supply circuit, etc. The CPU control and control signals, pronunciation chip, output indicator light component. The bus station is automatically stops the car wheel design, to count the pulse Angle, will count value compared with preset value, can determine moments, attain the precise
10、 automatically stops the purpose. USES AT89C51 as main control chip, combining to foreign pulse count ISD4004 output voice pronunciation chip. System consists of pulse detection, pulse count, CPU control and control signals, pronunciation chip, output indicator light component. About AT89C51 chip: A
11、T89C51 it mainly consists of for the following parts: 1 eight central processing unit (CPU), piece you in memory, the pieces (Flash RAM, 4 of 8 bits two-way addressable I/O port, 1 full-duplex UART (general asynchronous receiver transmitter) serial interface, 2 16 timer/counters, multiple priority n
12、ested interrupt structure, and a piece inside oscillator and clock circuit. In AT89C51 structure, the most striking characteristics of internal contains Flash memory is, while in other aspects of the structure of the Intel corporation, the and the structure of the 8051 no much difference. Main perfo
13、rmance: 1. With MCS - 51 compatible 2. 4K bytes programmable flashing memory Life expectancy: 1000 times to write/wipe cycle Data retention time: 10 years 3. All the static job: 0Hz - 24Hz 4. Tertiary program memory lock 5. 128 * 8 bits inside 6. 32 programmable I/O lines 7. Two 16 timers, counter 8
14、. Five interrupt source 9. Programmable serial channels 10. Slice clock circuit oscillator and within The design of pulse detection circuit: The design of the key is that the rotor turn lap count, considering the vehicles will be running in a complex environment, and the hall componets are resistant
15、 to vibrate, afraid of dust, grease, water vapor and salt fog the advantages of the pollution or corrosion, so adopt reliable hall element DN6848 as signal acquisition device, again by photoelectric couplers 4N25 input to microcontroller. Photoelectric coupler current transmission 10% 25%, than for
16、less than 10us response time. About speech output circuit design This series of chip required by the microprocessor or micro controller series through serial peripheral interfaces and serial interface addressing and control. The recording data is stored method of multistage storage is through ISD pa
17、tent technology implementation, with sound and audio signals directly in the natural form of solid state memory, thus providing high quality replay the fidelity of speech. ISD4004 voice recording devices for 6.4 kHZ sampling frequency, time and recording a single chip 8 points, 10 points, 12 points,
18、 16 points several, and its use of built-in FLASH memory cost nonvolatile CaXie memory, this fast data, and it is not lost power save data department needs power consumption. The typical stored information can save time up to 100 years, the same storage unit can be repeated be recorded 10 million ti
19、mes. IAD4004 chip audio output pin can drive a five thousand uefa load, when device after power up, change the power output pins for 1.2 v. to this design of chosen amplifier is LM386 is for low voltage application design audio amplifier, the working voltage of 6V, maximum distortion degree of 0.2,
20、power frequency response to 20 100 KHZ About LED display output design: This circuit USES 16 * 256 destem to display 16 16 * 16 Chinese characters, using the video memory U14 to deposit the characters bitmap information. Screen points page 32, each page 16 line 8 column LED by constitute the light e
21、mitting diode, destem with a four - 16 decoder 74LS154 decode, will address A0 - A3 decode formed by two do signal, 4-16 decoder 74LS154 form a 5-32 decoder, carries on the page decode, will address A4 - A8 decode form page, choose communication, respectively, to choose a 74LS244 general 74LS244 dat
22、a through this system to a page in a line of eight leds into display information. 3. The characteristics of the system and advantage This system greatly improve the accuracy of bus stops, and reliability. Improving the service quality of the bus system. Promote the city economic development and harm
23、onious development of traffic changes. Made up for changing the traditional voice stops device must have driver control can work means, in the bus stops behind when the station broadcasts, automatic six-foot-tall service term for the public and provide more humanized more perfect service. 英文译文公交车自动报
24、站系统1. 公交车自动报站器的背景及意义共汽车为外出的人们提供了方便快捷的服务，而公共汽车的报站直接影响服务的质量。传统由乘务人员人工报站，这种方式因其效果太差和工作强度太大，在很多大城市已经被淘汰。近年来，随着科学技术的日益发展和进步，微型计算机技术已经在许多领域得到了广泛的应用。在声学领域，微机技术与各种语音芯片相结合，即可完成语音的合成技术，使得汽车报站器的实现成为可能，从而为市民提供了更加人性化的服务。鉴于传统公交车报站系统的不足之处，结合公交车辆的使用特点及实际营运环境，设计了一种由单片机控制的公交车自动报站系统。公交车自动报站器的设计主要是为了弥补改变传统语音报站器必须有司机操控才
25、能工作的落后方式，进站、出站自动播报站名及服务用语，为市民提供更人性化更完善的服务。2. 系统各组成部分的设计本系统设计主要是硬件电路设计部分：利用AT89C51作为控制器，通过ISD4004语音芯片建立语音信息库，形成变化多样的语音信息，利用其功放播放语音信息以及提示语音，同时运用LED数码进行站数显示。当公交车到达某站点，用键盘控制本系统工作，通过育语音电路输出语音信息和提示，同时站数信息在LED数码管上显示。整个系统硬件设计包括键盘电路、复位电路、显示驱动电路、显示电路、内存扩展电路模块。为了 实现公交车的语音自动报站，即在进站、出站时候自动播报语音提示信息及服务用语，同时利用LED点阵
26、电路进行汉字显示。本设计要求利用AT89C51作为主控芯片完成主控电路的设计，辅助电路要求包括语音电路、汉字点阵显示电路、电源电路等。CPU控制、控制信号、语音芯片、输出显示灯组成。公交车站自动报站器的设计，对车轮轴的转角的脉冲进行计数，将计数值与预置值对比，即可确定报站时刻，达到准确自动的目的。以AT89C51为主控芯片，对外来脉冲计数，结合语音芯片ISD4004输出语音。系统由脉冲检测、脉冲计数、CPU控制、控制信号、语音芯片、输出显示灯组成。关于AT89C51芯片：AT89C51单片机它主要由下面几个部分组成：1个8位中央处理单元你（CPU）、片内Flash存储器，片内RAM、4个8位的
27、双向可寻址I/O口、1个全双工UART（通用异步接收发送器）的串行接口、2个16位的定时器/计数器、多个优先级的嵌套中断结构，以及一个片内振荡器和时钟电路。在AT89C51单片机结构中，最显著的特点是内部含有Flash存储器，而在其他方面的结构，则和Intel公司的8051的结构没有太大的区别。主要性能：1. 与MCS-51兼容2. K字节可编程闪烁存储器寿命：1000次写/擦循环数据保留时间：10年3. 全静态工作：0Hz-24Hz4. 三级程序存储器锁定5. 128*8位内部6. 32可编程I/O线7. 两个16位定时器、计数器8. 5个中断源9. 可编程串行通道10. 片内振荡器和时钟电
28、路关于脉冲检测电路的设计：本设计的关键是对转轴所转过的圈数进行计数，考虑到车辆将在复杂的环境中运行，而霍尔元件具有耐震动，不怕灰尘、油污、水汽及盐雾等的污染或腐蚀的优点，故采用可靠的霍尔元件DN6848作为信号采集装置，再经过光电耦合器4N25输入给单片机。光电耦合器的电流传输比为10%25%，响应时间小于10us。关于语音输出电路设计这个系列的芯片要求由于微处理器或微控制器系列通过串行外围接口和串行接口进行寻址和控制。录音数据被存放方法是通过ISD的多级存储专利技术实现的，用声音和声频信号的自然形式直接存放在固态存储器中，从而提供高质量回放语音的保真度。ISD4004声音录放器件的采样频率为
29、6.4kHZ,它单片录放时间又8分、10分、12分、16分几种，其采用内置费易失性FLASH存储器，这种快擦写存储器断电不会丢失数据，所以保存数据部需要耗电。典型的被存储信息可以保存时间高达100年，同一个存储单元可以反复被录音10万次。 IAD4004芯片的音频输出引脚可以驱动一个5千欧的负载，当器件上电后，改引脚输出的电源为1.2v.本设计中选用的放大器是LM386是为低电压应用设计的 音频功率放大器，其工作电压为6V，最大失真度为0.2，功率频响为20100KHZ 关于LED显示输出设计：本电路采用16*256的LED点阵显示屏来显示16个16*16的汉字，采用显存U14来存放汉字点阵信
30、息。显示屏分32页，每页由16行8列LED发光二极管构成，在LED点阵显示屏中，用一片4-16译码器74LS154进行译码，将地址A0-A3译码形成行信号，用两片4-16译码器74LS154组成一个5-32译码器，进行页译码，将地址A4-A8译码形成页选通信号，分别用以选通一片74LS244，系统通过此74LS244的数据线向该页的某行上的8个发光二极管送入显示信息。3.系统的特点和优势本系统很大程度上提高公交车报站的准确性，可靠性。提高了公交系统的服务质量。促进城市经济发展和交通变化的和谐发展。弥补了改变传统语音报站器必须有司机操控才能工作的落后方式，在公交车进站、出站时自动播报站名及服务用
31、语，为市民提供更人性化更完善的服务。总体描述带有随机存储器的DS12887实时时钟芯片完全可以代替DS1287。DS12887在外型，性能和功能都和DS1287是完全一样的，而且带有一个64字节的随机存储器。当地址端口允许输入时是否进入随机存储器是由加在AD6S上的逻辑电平决定。一个锂能源，石英晶振和写保护电路被包含在一个24 针的双列直插的封装里。同样地， DS12887 是一个能完全代替16个元件的典型应用的完全子系统。它的功能包括一个不容易变的带有日历的时钟，一个报警器，一个 100 年的日历，可编程中断，正方形波产生器和 114个位元组的 NV SRAM 。 RTC 是很独特的，因为时
32、钟和存储在掉电的情况下仍然保持。掉电和上电RTC具有继续操作的功能，而且所有的随机存取储存器, 时钟,日历和报警记录位置会保持不变不管 VCC 输入的电平。当 VCC 被适用于 DS12887 并且到达一个电平比 4.25 V 大的时候,倘若震荡器正在运行，而且震荡器倒数计时链不在重新设定状态，装置在 200 ms 之后变成可读写了。在电源被应用之后，这期间允许系统稳定。当 VCC降低到4.25 V 的时候,不管片选输入端为何值片选输入被强迫到一个不变的电平。因此DS12887 是写保护的。当 DS12887 在写保护状态时,所有的输入都会被忽略，而且所有的输出都处于高阻状态。当 VCC降到大
33、约 3 V 的一个的时候,外部的 VCC 补给被切断，而且一个内在的锂电池来源提供电能给RTC和随机存取储存器记忆。信号描述直流的地和VCC就是在这些管脚上提供给该装置的。VCC 是+5V输入。当5V被应用在常态极限的时候, 装置完全可进入的而且数据能被写和读。当 VCC低于4.25V时，读、写会被禁止。当VCC降到3V的时候随机存取储存器和工作时间记录被切换到内部的锂电池来供电。时间记录功能在+25-C的时候不管VCC引脚的电平都能准确到每月一分钟。MOT（总线模式选择）MOT引脚提供了两种总线类型的选择，当连接到 VCC时, 选择摩托罗拉总线时序。当连接到接地或不接时,选择英代尔总线时序。
34、该引脚大约有20 k 的内阻。SQW(正方形波输出)SQW引脚能输出一个信号，它是由RTC内部15级分频器中13个抽头之一提供的，该引脚的频率能用可编程的寄存器一来改变，SQW引脚的信号开关能由积存器二里的SQWE来控制，当VCC电压低于4.25V时SQW引脚的不可用。AD0 AD7(双向地址/数据复用总线)总线复用能节约引脚因为地址和数据时分服用同一条总线。地址占用的第一部分和数据占用循环期间周期的第二部分的。地址/数据不会减慢读取速度因为总线从地址到数据的转换发生在内部随即存取器的读取期间。作为地址总线使用时必须在地址输入有效时让ALE发生负跳变以所存AD0 到 AD6的地址。作为数据线使
35、用时必须在DS或WR有脉冲来时才有效。在读取中时在DS或RD脉膊的后部分循环期间DS12887会输出8bit的数据。在总线处于英代尔时序的情况下RD变低或者在摩托罗拉时序的情况下DS变的高时，读周期被结束，总线处于高阻状态。AS（地址锁存）用于控制复用总线的地址锁存输入端，AS/ALE的下降沿锁存地址到DS12887里。不管片选是否选中，在下一个上升沿时清除地址，读取指令应该被成对送出。DS（数据选通信号）该引脚有两种操作模式，它主要就是处决于MOT的电平，当 MOT被连接到 VCC 的时候,摩托罗拉总线时序被选择。在这一个模态中，DS在总线周期的后部分DS表现为一个正脉冲，被称为数据复用。在
36、读周期,DS为一个DS12887 驱动的双向总线。在写周期DS的反跳变沿导致 DS12887 锁存输入的数据。当 MOT接地时,英代尔时序被选择。在这一个模态中 DS被叫做读( RD)。RD识别时序当DS12887读取数据总线时期。RD信号是如同输出准许端(OE) 信号。R/ W(读/ 写输入) R/ W引脚也有二个操作的模态。当 MOT 接到 VCC 的时候为摩托罗拉时序, R/ W的电平标识当前周期是读还是写。当DS是高的时候，R/ W 也是高电平时候表示读周期。当 R/ W 在 DS 期间是低的时候为写周期。当MOT接地为英代尔时序时,R/ W信号是被称为 WR。在这一个模态中，R/ W
37、有那相同的意义当做写准许在随机存取储存器上的信号。（中断请求输出）是一个DS12887低电平有效的输出端，它能作为处理器的输入，当中断状态位和对应的中断允许位有效时，的输出保持为低。复位和读取C寄存器都可以清除的中断信号。没有中断时，呈现为高阻状态，其他中断源还可以挂接到中断总线上。由于是漏极输出，所以需要外接上拉电阻。RESET（复位端）复位脚对时钟、日历、RAM无效。复位引脚保持为低电平能补偿电源的稳定性，复位脚低电平时间取决于申请。系统上电时复位脚要保持电平200ms以上DS12887才能正常工作。当复位脚为低并且Vcc高于4.25时发生以下情况A.周期中断允许（PEI）位清0。B.闹钟
38、中断允许（ALE）位清0。C.更新完成中断标志（UF）位清0。D.中断请求状态标志（IRQF）位清0。E.周期中断标志（PF）位清0。F.周期RESET为低时DS12887不可操作。G.闹钟中断标志（AF）位清0。H. 呈现高阻状态。I.方波输出允许（SQWE）位清0。J.更新完成中断允许（UIE）位清0。通常情况下把RESET端和VCC连接在一起，这样连接能使DS12887掉电和上电都不影响控制寄存器。地址分布DS12887所有地址包括114字节通用RAM、10字节用于记录时间、日历、闹钟的RAM以及4字节的控制、状态RAM。所有字节都可以在除以下的情况下直接读写。1. 寄存器C、D为只读。
39、2. 寄存器A的第七位为只读。3. 秒字节的高位为只读。时间、日历和闹钟位置时间和日历数据可以由读适当的存储器字节获得。时间，日历和闹钟可以通过写适当的随机存取储存器位单元进行设定或设定初值。这10个时间，日历和闹钟位的内容可能是二进或(BCD)的格式。在写内部的时间，日历和闹钟寄存器之前，寄存器B的SET应该被写成逻辑1来阻止更新的发生。 除了为挑选一个格式 ( 二进位的或 BCD)写10个时间，日历和闹钟字节之外,寄存器B中的数据模态位(DM)也必须设置成适当的逻辑电平.这10个字节必须用相同的模式。在数据模式位被设置并允许RTC更新时间和日历之后必须清除寄存器中的SET位。一旦RTC被初
40、始化，它在选择模式方面做全面的更新。在没有重新初始化的情况下数据模式是不会再改变。在没有初始化小时位置的时候24-12位是不会改变的。当选择12小时制时，当highorder位为逻辑1是表示PM。时间、日历和闹钟字节总是能被读取因为被双重缓冲。这些字节每一秒钟都更新一次而且检查闹钟字节。如果在更新时出现读数据或者时分秒处出现问题时等等都可能无关。读取时间和日历数据错误的概率也是很低的。在稍后的文章中会讲解一些避免任何的可能不正确的时间和日历读取的一些方法。三个闹钟字节能被用成两种方式。首先，当在时、分、秒的位置上写上闹铃时间，如果闹钟使能位为高电平时，闹钟就会在每天的准点闹铃。第二种使用就是插
41、入“dont care”状态到一个或多个闹钟字节中去，“dont care”代码是任何一个从C0到FF的值。为逻辑1时两个最重要的为要都设成“dont care”，那么在每个小时都会闹铃，只要在这个时字节上设置“dont care”。同样可以在没一分钟都闹铃或在每一秒都闹铃。非易失性RAM 114字节的非易失性通用RAM没有特性功能，可以在任何时间进行读写。中断RTC的外加随机存取储存器包括三个分开, 完全自动中断可用于处理器。闹钟中断能被编程以从每一秒一次到每一天一次的波特率发生。周期的中断能被选择为从 500 ms到 122s波特率进行发生。更新结束的中断能用来指出一个更新完成。每一个这些
42、中断情况在本文其他的区段有详细描述。如果每一个都可用时，处理器能编程选择任何一个中断。寄存器B中有三个中断使能位。如果在中断使能位写逻辑1的话就允许中断在触发时间发生是进行响应。如果中断使能位为0时，就会使引脚无法判断中断的到来。如果开中断时中断标志位被置位，会被立即设置成正，虽然开始事件的中断可能更早地已经发生。所以必须在新的中断发生之前编程清除上一次中断标志。当中断事件发生时，在寄存器C中相关的中断标志位被置成逻辑1。这些中断标志位被独立的设置成与对应的寄存器B使能位。这些标志位在没有设置对应的使能位时能被用于一个输询模态。这些中断标志位是软件运行不可少的状态标志位。当有一个标志位被设定时
43、表有中断事件已经发生因为它是最后一个被读取的数据。然而在用标志位时要注意因为他们在每次读完寄存器C时就会被清除。寄存器C包括双重琐定以至设置的标志位在读周期保持稳定。当在读和在读周期期间发生的新中断时候，被设定的所有位都会被清除的直到在周期被完成。一,二,或当读确定没有中断被遗失，当每个用旗子一点点的阅读寄存器 C. 应该被调查的时候，三一点点能被设定。当读寄存器C时一、二或三个位都可以被设定。每一个位都应该被检查以保证不丢失中断。在使能位都置位的时候实现标志位的第二个用法。当一个中断标志位被设置而且中断使能位也被置位时引脚也变低。只要三个标志位有一个标志位以及与它相对的使能位被置位则有效。不
44、管什么时候只要为低则在寄存器C里的P为就会被置位。是否开始一个中断是由读寄存器C决定的，如果F位为1则表明有一个或多个中断已经被 DS12887 开始，读寄存器 C 的能清除所有的正标志位和IRQF位。晶体震荡器控制位当DS12887从厂里买出来时，它的内部晶体震荡器是关闭的，这样可以阻止该器件在使用之前不消耗内部的锂电池。在寄存器A的4、5、6位写上010能够开启晶体震荡器和分频器。当写上11X时晶体震荡器开启但是分频器处于复位状态。除了这两种写法外的任何一种写法都会关闭晶体震荡器。方波输出选择15级分频器中的13个可以用来选择1到15的任何一个。选择分频器抽头第一个作用就是在SQW引脚上产
45、生方波输出。在寄存器A中的R0-R3用来确定方波的频率。一旦方波被选择则可以通过编程控制方波输出使能（SQWE）位来控制SQW引脚的开和关。周期性中断选择周期性中断选择能在IRQ引脚上产生没500ms一次到每122s一次的中断信号。这是从闹钟中断中分离出来的一个功能，他可以输出每秒一次到每天才到一次中断信号。这个中断的频率同样可以用寄存器A中的R0-R3来确定，改变这些位可以同时改变方波输出的频率和周期性中断输出的频率。然而每种功能在寄存器B中都有单独的使能位，SQWE位控制方波输出，同样PIE位控制周期性中断的输出。周期性中断还可以用来作为软件计数器来测量输入,产生输出间隔, 或等候下个需要
46、的软件功能。更新循环DS12887不管寄存器B的SET位是什么状态每秒都会执行一次更新周期。当SET位为1时，双重缓冲的时间，日历和警报字节的副本都会被冻结并且将不会随着时间的更新而更新。 然而，时间倒计时链继续更新缓冲的内在副本。这一个特征允许时间维持它的准确性而不受读或写时间，日历和警报缓冲的影响而且还保证了时间和日历信息是一致性。更新周期也把每个警报字节与对应的时间字节作比较而且一旦发现匹配或出现 不关心 码在所有的三个位中则发一声警报。有三个方法能处理RTC避免任何发生存取不一致的时间和日历数据的可能。第一个方法使用更新结束中断。如果中断使能，则在每一次更新循环后都会发生中断这个循环表
47、明超过999ms也可以读取有效的时间和数据信息。如果这一个中断被用, 在寄存器 C 中IRQF位应该在离开中断之前清除的。寄存器A中的（UIP）位的第二种用法是用来标识更新的状态。UIP的脉冲每秒一次，在UIP变为1后更新转移就会在此后244s发生。如果发现UIP位为0则DS12887的时间或日历数据会在至少244s才发生变化。所以用户应该避免中断服务会引起需要读有效的时间/ 日历数据超过244s。第三种方法使用周期性的中断决定是否一个更新周期正在进行之中。在寄存器C的PF位的设定期间寄存器A的 UIP位被设为1的。周期中断发生的比率要比BUC 允许有效的时间和日期信息到达周期的中断发生大。阅读应该是完全的在里面确定数据不在更新周期期间被读的一(tPI/2+ tBUC)。读取应该在一个(tPI/2+ tBUC)内完成，这样才能保证不会让读取发生在数据更新周期。