毕业设计（论文）-数字时钟设计.doc

《毕业设计（论文）-数字时钟设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）-数字时钟设计.doc（28页珍藏版）》请在三一文库上搜索。

1、 毕业论文（设计） 四川文理学院 电子信息工程技术 分类号 UDC 单位代码 密 级 公 开 学 号 2006050416 四川文理学院 毕业论文（设计） 论文题目（数字时钟设计） 论 文 作 者： 指 导 教 师：军 所 在 院 系： 物理与工程技术系 学 科 专 业： 电子信息工程技术 研 究 方 向： 提交论文日期： 2009年5月30日 论文答辩日期： 2009年 月 日 中 国 达 州2009年 5 月目 录 摘 要.3 Abstract.3引 言.4 1. 数字电路简介及EWB概述.5 1.1 数字电路简介.5 1.2 EWB概述.5 2. 数字时钟的功能实现及设计方案.6 2.1

2、 论文设计内容及要求.6 2.2 方案论证与比较.6 2.3 数字时钟的设计原理及硬件系统框架 .7 3. 各组成元器件的工作原理.9 3.1 译码显示器的工作原理.9 3.2 定时器（NE555）的工作原理.11 3.3 十进制加减计数器（74160）的工作原理.12 4. 各单元电路的分析及其工作原理.144.1 秒脉冲发生电路.14 4.2 分秒计数器设计电路.15 4.3 时计数器设计电路.16 4.4 校时控制电路.17 5数字时钟设计各模块EWB仿真.18 5.1 时计数器仿真.185.2 分秒计数器仿真.205.3 校时电路仿真.225.4 秒脉冲电路仿真.236. 扩展功能及设

3、计总结.24 7. 心得体会及致谢.25 参考文献.26 附录：系统设计原理图.27数字时钟设计 电子信息工程技术专业2006级4班 唐三林 指导教师 税奇军 【摘要】：数字钟是一种采用数字电路实现对时、分、秒数字显示的计时装置。本系统采用小规模集成电路构成数字钟的硬件电路, 由晶体振荡器产生脉冲, 运用555 定时器构成的多谐振荡器作为数字钟的时钟源设计了一种简单的数字钟电路, 以实现电路对时间的显示。最后用电路仿真软件EWB绘制出数字钟的完整电路图。对数字电路的学习起到了良好的辅助作用。 【关键词】：数字电路设计；数字时钟；计时器Design of digital clock Abstra

4、ct: Digital Clock is a digital circuit of hours, minutes and seconds digital display devices of the time. The system uses a small-scale integrated circuit hardware constitutes digital clock circuit, crystal oscillator generated by the pulse, consisting of the use of timer 555 Multivibrator digital c

5、lock as a clock source of the design of a simple digital clock circuit, in order to achieve circuit display of time. Finally, EWB circuit simulation software to map out a complete digital clock circuit diagram. The study of digital circuit has played a good supporting role. Key words:Digital circuit

6、 design; digital clock; timer引 言 时钟，自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时

7、自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统，从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 本毕业设计方案正是根据以上所述并结合日常生活中对时钟功能需求的分析，运用数字电子技术，基于我们大学所学数字电子技术基础课程，在我们指导老师的带领下，由我们学生自主设

8、计出的一个适合日常生活需要的数字时钟。1. 数字电路简介及EWB概述1.1 数字电路简介1数字化最早是人们为制造机械式加法器开始的。1847年英国数学家乔治.希尔在代数学方面作出了划时代的贡献，提出了揭示客观事物逻辑关系的数学方法布尔代数，用于研究人的思维规律。而1987年马可尼第一次使用实用性数字通信系统电报，即：用“0”和“1”数字编码来表达和传输信息。到20世纪30年代，BELL实验室的一位数学家乔治.史蒂比兹，首先萌发出4个专用计算机和6个通用计算机。这其中有非常值得一提的卓越人物克劳德.香农，他被人们公认为信息论和开关论之父，他在信息论方面的 为今天通信理论奠定了基础；他的开关理论则

9、在布尔代数与计算机设计之间架起了一座桥梁。数字集成技术的发展，导致计算机不断的升级换代；同时，也迅速向当今社会扩展开来，被广泛地应用于雷达、通信、电视、自动控制、电子测量仪表、地球物理、航空航天等各领域。数字电子技术随着集成技术的发展，特别是大规模和超大规模集成器件的发展，使得各种数字电子系统体积越来越小、可靠性越来越高、成本越来越低廉，而功能特别是自动化和智能化程度越来越高。1.2 EWB概述13 EWB是一种电子电路计算机仿真软件，它被称为电子设计工作平台或虚拟电子实验室，英文全称为Electronics Workbench。EWB是加拿大Interactive Image Technol

10、ogies公司于1988年开发的，自发布以来，已经有35个国家、10种语言的人在使用。EWB以SPICE3F5为软件核心，增强了其在数字及模拟混合信号方面的仿真功能。SPICE3F5是SPICE的最新版本，SPICE自1972年使用以来，已经成为模拟集成电路设计的标准软件。EWB建立在SPICE基础上，它具有以下突出的特点：1. 采用直观的图形界面创建电路：在计算机屏幕上模仿真实实验室的工作台，绘制电路图需要的元器件、电路仿真需要的测试仪器均可直接从屏幕上选取； 2.软件仪器的控制面板外形和操作方式都与实物相似，可以实时显示测量结果。 3.EWB软件带有丰富的电路元件库，提供多种电路分析方法。

11、 4.作为设计工具，它可以同其它流行的电路分析、设计和制板软件交换数据。 5.EWB还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况，熟悉常用电子仪器测量方法。2. 数字时钟的功能实现及设计方案.2.1 论文设计内容及要求一、设计内容1.采用555定时器、十进制加减计数器以及译码显示器构成的输出显示电路设计一个数字时钟。 2. 分析各组成元件以及各单元电路的工作原理及其特性。 3. 说明主要芯片的功能、特点和基本工作原理。 4. 进行系统的调试及仿真。 5. 总结所设计电路的设计结果。二、设计要求1.数字钟表是常用的计时工具，

12、它由秒、分、时5个计数模块和6个显示译码模块组成.2.数字钟能够自己产生一个秒脉冲源, 能够显示零时零分零秒到二十三时五十九分五十九秒,并包含校时功能和报时功能. 3.准确计时, 以数字形式显示时、分、秒的时间.小时的计时要求为24进制, 分和秒的计时要求为60进位.三、设计思想简易电子表是由各种功能管脚和计数器模块共同构成的,而其中的计数器模块是由两个60 进制计数器和一个24 进制计数器三个子模块组成的.秒针是由60 进制计数器构成的, 它的计数脉冲就是秒信号,当秒计数器为59 时,再来个秒信号,秒计数器就清零,且进位为一.分针也是由60 进制计数器构成的,它的计数脉冲就是秒计数器的进位,

13、当分计数器为59 时, 下个秒计数器的进位分计数器就清零,且进位为一.时针是由24 进制计数器构成的, 它的计数脉冲为分计数器的进位,当时计数器为23 时,再来个分计数器的进位,时计数器就清零.功能管脚主要包括一个清零的清除端,一个校正的预置端( 需要输入端配合) 和一个控制工作的使能端.2.2 方案论证与比较 基于这个设计的上述要求，根据功能要求，我们须设计有秒脉冲发生电路、分秒计数器设计电路、时计数器设计电路、译码显示电路、校时控制电路。各个电路都有其各自的功能：1.秒脉冲发生电路必须做到:设计秒脉冲电路时首先做好理论计算工作尽量使理论输出值与实际输出更加接近从而减小误差，数字时钟工作时精

14、准的产生秒脉冲，为秒模块提供计数输入信号。 2.时计数器电路必须做到:时计数器电路以较时电路输出的校时信号作为计数输入信号，当每接到一个计数信号时计数器计数加一而当计到23时再输入一个信号时计数器清零等待下一个计数信号的输入从0开始计数。 3.译码显示电路的任务是“翻译”二进制编码并在数码管上显示。4. 校时电路必须做到:当重新接通电源或走时出现误差时都需要对时间进行校正，通常校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。 各个部分分工合作，要相互配合，每一个部分都要对其它部分产生影响缺

15、一不可，在设计电路时应注意对其它电路的影响，要符合其它电路的要求，力求达到资源得到合理配置的目的。2.3 数字时钟的设计原理及硬件系统框架 我们设计的数字时钟原理框图如图2-3-1 。其基本功能划分为:计数模块(包括秒、分、时) 、译码模块、扫描显示控制模块。计数模块由两个60 进制计数器和一个24 进制计数器组成,分别对秒、分、小时进行计数,当计数到23 点59 分59 秒的时候,即一天结束,计数器清零,新的一天重新开始计数。秒计数器的计数时钟信号为1Hz 的标准信号,可以由系统板上提供的4MHz 信号通过222分频得到。秒计数器的进位输出信号作 为分钟计数器的计数信号,分钟计数器的进位输出

16、信号又作为小时计数器的计数信号。设计一个同时显示时、分、秒6 图2-3-1 数字时钟硬件系统框图个数字的数字钟,则需要6 个七段显示器。若同时点亮这6 个七段显示器,则电路中会产生一个比较大的电流,很容易造成电路烧坏,我们通过扫描电路来解决这一问 题,通过产生一个扫描信号CS(0) - CS(5) 来控制6 个七段显示器,依次点亮6 个七段显示器,也就是每次只点亮一个七段显示器。只要扫描信号CS(0) - CS(5) 的频率超过人的眼睛视觉暂留频率24Hz 以上,就可以达到尽管每次点亮单个七段显示器,却能具有6 个同时显示的视觉效果,而且显示也不致闪烁抖动。 3. 各组成元器件的工作原理3.1

17、 译码显示器的工作原理 译码显示电路就是译码输出电路和显示输出电路的逻辑组合电路，数字时钟电路的译码显示电路由BCD七段译码器和BCD七段显示译码驱动器。如图3-1-1和3-1-2所示 图3-1-1 数字显示译码器 图3-1-2 74ls48引脚图 74LS48芯片是一种常用的共阴极七段数码管译码驱动器，74LS48的输入端是四位二进制信号（8421BCD码），a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。使能端的作用如下： （1）测试灯输入端，当LT=0，BI/RBO=1时，不管其它输入是什么状态，a-g七段全亮。 （

18、2）灭零输入，当BI/RBO=0时，不论其经输入状态如何，a-g均为0显示管熄灭。 （3）动态灭零输入，当LT=1，RBI=0时，如果ABCD=0000时，a-g均为各段熄灭。 （4）动态灭零输出，它与灭零灯输入共用一个引出端。当BI/RBO=0或RBI=0且LT=1，ABCD=0000时，输出才为0。 BCD七段译码器的输入是一位BCD码（以D、C、B、A表示），输出是数码管各段的驱动信号（以FaFg表示），也称47译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高（1）时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示 ， 即要求同时点亮b、c、f、g段，

19、 熄灭a、d、e段，故译码器的输出应为FaFg=0110011，这也是一组代码，常称为段码。同理，根据组成09这10个字形的要求可以列出8421BCD七段译码器的真值表，见表3-1-1(未用码组省略)。 表3-1-1 BCD七段译码器的真值表3.2 定时器（NE555）的工作原理8 555定时器是一种中规模集成电路，外形为双列直插8脚结构，体积很小，使用起来方便。只要在外部配上几个适当的阻容元件，就可以构成史密特触发器、单稳态触发器及自激多谐振荡器等脉冲信号产生与变换电路。它在波形的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。本数字时钟设计中定时器电路的秒

20、脉冲就是由555定时器构成的多谐振荡器。 555定时器的内部电路框图及逻辑符号和管脚排列分别如图3-2-1和图3-2-2所示。 图3-2-1 555定时器内部结构 图3-2-2 555定时器逻辑符号和引脚引脚功能： Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。 Vi2（）：低电平触发端，简称低触发端，标志为。 VCO：控制电压端。 VO：输出端。 Dis：放电端。 ：复位端555定时器内含一个由三个阻值相同的电阻R组成的分压网络，产生VCC和VCC两个基准电压；两个电压比较器C1、C2；一个由与非门G1、G2组成的基本RS触发器（低电平触发）；放电三极管T和输出反相缓冲

21、器G3。输 入输 出THVODisVCCVCCVCCLHHHLH不变L导通截止不变导通 是复位端，低电平有效。复位后, 基本RS触发器的端为1（高电平），经反相缓冲器后，输出为0（低电平）。 VCO为控制电压端，在VCO端加入电压，可改变两比较器C1、C2的参考电压。正常工作时，要在VCO和地之间接001F（电容量标记为103）电容。放电管Tl的输出端Dis为集电极开路输出。555定时器的控制功能说明见表3-2-1。 表3-2-1 555定时器控制功能表 3.3 十进制加减计数器（74160）的工作原理12 74160是同步式预置数的十进制计数器，同时兼有异步置零和预置数的功能，图3-3-1

22、所示为74160的逻辑符号、功能表如表3-3-1所示。 74160可以接成任意进制的计数器，当计数大于10时，须用N1、N2、N3.Ni进制多片计数器组合构成。片与片之间的连接方式有串行进位和并行进位、整体置零方 图3-3-1 74160逻辑符号式和整体置数方式几种。下面仅以串行进位和 并行进位方式为例进行讨论。若N 可以分解为多个小于N 的因数相乘,即N =N1*N2*N3*Ni, 则可采用串行进位方式或并行进位方式将N1、N2、N3Ni连接起来,构成N 进制计数器。在串行进位方式中, 以低位片的进位输出信号作为高位片的时钟输入信号。在并行进位方式中, 以低位片的进位输出信号作为高位片的工作

23、状态控制信号（计数的使能信号）,各片的CP输入端同时接计数输入信号。 表3-3-1 74160输入控制端引脚的功能表4. 各单元电路的分析及其工作原理4.1 秒脉冲发生电路8 555定时器是一种多用途的数字-模拟混合集成电路，利用它能方便地构成施密特触发器、单稳态触发器和多谐振荡器，本设计中的秒脉冲发生电路就是由555定时器构成的多谐振荡电路。如图4-1-1。 从图中可以得到，振荡电路的充电时间T1和放电时间T2各为T1=（RA+RB）Cln2,所以电路的振荡周期为T=T1+T2=（RA+2RB）Cln2，其中RA=15K，RB=68K，C=10F，C1=0.1F。555定时器主要参数见（表3

24、-2-1 555定时器控制功能表）。 图4-1-1 秒脉冲发生电路 4.2 分秒计数器设计电路 分秒计数器电路为60进制，如图4-2-1为秒计数器电路，由A、B片74160十进制计数器组成，均采用同步时钟信号，从CLK端输入。74160具有同步整体置数的功能，B构成十进制计数器，A构成六进制。将十进制计数器的RCO与六进制计数器的ENP和ENT端相连，当B片有进位时，A片才开始计数，B片每进位一次A片计数一次。将A片的QA、QC与B片的QAQD相与取反，接入A片和B片LOAD端，将0000分别置入A片和B片的输出端即QA、QB、QC、QD最终A片计数从00000101，B片计数从0000100

25、1，把A片和B片输出端分别接到两个带译码的七段显示器，当电路运行后，计数器便开始从0059计数，显示器就会显示相应的数码。 图4-2-1 分、秒计数器电路4.3 时计数器设计电路 时计数器电路为24进制，如图4-3-1为时计数器电路，由C、D片74160十进制计数器组成，均采用同步时钟信号，从CLK端输入。74160具有同步整体置数的功能，D构成十进制计数器，C构成二进制。将D片的RCO与C片的ENP和ENT端相连，当D片有进位时，C片才开始计数，D片每进位一次C片计数一次。将C片的QB与D片的QAQB相与取反，接入C片和D片LOAD端，将0000分别置入C片和D片的输出端即QA、QB、QC、

26、QD最终C片计数从00000010，D片计数从00000011，把C片和D片输出端分别接到两个带译码的七段显示器，当电路运行后，计数器便开始从0023计数，显示器就会显示相应的数码。图4-3-1 时计数器电路4.4 校时控制电路 对校时电路设计要求是在“时”校正时不影响分计数器的正常计数, 在“分”校正时不影响小时的正常计数, 校时方式有快校时和慢校时两种。当刚接通电源时或计时出现误差时, 都需要对时间进行校正。校正电路如图4-4-1所示。S1, S2分别是时、分校正开关。不校正时, S1、S2是断开的。当进行“时”校正时, 需要把S2开关闭合以切断分进位脉冲信号同“时”计数器的联系, 校时电

27、路将由1H2脉冲自动校正“时”计时器, 校正完毕后把S2断开。“分”校时和“时”校时方法一样, 故不再叙述。图4-4-1 校时控制电路原理图5数字时钟设计各模块EWB仿真5.1 时计数器仿真 时计数器EWB仿真时采用秒脉冲作为时钟信号，由于仿真过程中有24个状态在此选择了时计数器计入第一个数的状态（图5-1-1）和时计数器计入最后一个数的状态（图5-1-2）。 图5-1-1 时计数器计入第一个数 图5-1-2 时计数器计入最后一个数5.2分秒计数器仿真 分秒计数器EWB仿真时采用秒脉冲作为时钟信号，由于仿真过程中有60个状态在此选择了分秒计数器计入第一个数的状态（图5-2-1）和分秒计数器计入

28、最后一个数的状态（图5-2-2）。图5-2-1 分秒计数器计入第一个数图5-2-2 分秒计数器计入最后一个数5.3 校时电路仿真 校时电路EWB仿真时由于分校正和时校正具有共性故在此仅仿真了分校正电路，并且在仿真时因为没有秒计时电路产生的进位脉冲，所以在仿真时接入了500HZ的脉冲作为进位脉冲。图5-3 校时电路仿真5.4 秒脉冲电路仿真 本设计中的秒脉冲直接采用555定时器接成的多谐振荡电路产生1HZ的脉冲，从555定时器OUT端测得的波形（图5-4-1）可以看出此电路获得了较为满意的结果。图5-4-1 秒脉冲电路EWB仿真6. 扩展功能及设计总结6一、数字时钟的功能扩展 可以设计一个具有整

29、点报时功能、闹钟功能、日历系统以及调表功能的多功能数字时钟。 整点报时功能：每当数字时钟到达整点时便自动播报当时时间。 闹钟功能：当到达预设时间时数字时钟将通过喇叭发出声音。 日历系统：增加万年历电路。二、设计总结本设计中遇到了很多困难，如计算各元器件的参数、做原理图时的布局布线、各分系统的分机测试、仿真过程繁杂等。经过自己的努力解决一些困难，诚然本设计有很多不足，还有很大的改善空间。元件清单：74160计数器6片，7448显示译码器6片，4输入与非门2片，3输入与非门1片，2输入与非门6片，数码管6片，555定时器1片，5V直流电源一个，非门3片，3.3K电阻2片，15 K电阻1片，68 K

30、电阻1片，0.1F电容1片，0.01F电容1片，10F电容1片，普通开关2片。7. 心得体会及致谢 本次毕业设计已经接近尾声，由于经验的匮乏，难免有许多考虑不周全的地方，如果没有指导老师的督促指导，以及一起工作的同学们的支持，想要完成这个设计是难以想象的。 在这里首先要感谢我的指导老师税奇军老师，税老师平日里工作繁多，但在我们做毕业设计的每个阶段，从选题、构思、查阅资料、设计草案的确定和修改以及到最后定稿的各个环节给予了细心的指引与教导，使我们对数字电路设计有了深刻的认识，使我得以最终完成毕业设计。 在论文即将完成之际，我要感谢系上的各个老师，没有他们教授的专业知识，我也不可能这么顺利的完成这

31、次设计，老师们的高深精湛的造诣与严谨求实的治学精神将永远激励着我。在三年的大学生涯里，还得到众多老师的关心支持和帮助，从开始进入课题到论文的顺利完成，有多少可敬的师长、同学、朋友给了我无言的帮助，在此，谨向大家致以衷心的感谢和崇高的敬意！ 参考文献 1 阎石,数字电子技术基础M,北京:高等教育版社，1998：1-5，101-115. 2 杨素行，模拟电子技术基础（第二版）M，北京：高等教育出版社，1998: 434-437. 3 王锁萍，电子设计自动化（EDA）教程M，成都：电子科技大学出版社，2000:2-158. 4 徐红霞，数字钟电路设计N，广东技术师范学院学报，2008 年第3 期 5

32、 陈刚，张开鹏，数字电子钟的分析与设计N，黄河水利职业技术学院报，2009年第152期 6 方宁，杨路丹，数字功能扩展电路的设计N，培训与研究-湖北教育学院学报，2000年3月，第17卷第2期 7 张子刚,卢戈,田鹏,基于VHDL的数字时钟的设计N,装甲兵技术学院报，2008年6月第2期 8 黄晓春，555定时器原理及应用，湖北省英山理工中专电子文献，2006 9 叶巍，沈小丰，马玲，VHDL语言特性分析软件导刊，湖北大学物电学院报，2006 10 万春迎，基于VHDL的数字时钟设计N，山东英才学院计算机电子信息工程学院，2008年第27期 11 刘君，常明，秦娟，张晟，耿璐，基于硬件描述语言( VHDL)的数字时钟设计N，天津理工大学学报，2007年8月，第23卷第4期 12 刘素芳，赵新颖，用EWB仿真计数器74160的可行方案（实验室研究与探索）N，郑州铁路职业技术学院，2008年2月，第27卷第2期 13 张惠敏，数字电子技术M，北京：化学工业出版社，2003年2月第一版3-10,223-235.附 录28