电大专科《计算机组成原理》考试答案小抄（完整版） .doc

《电大专科《计算机组成原理》考试答案小抄（完整版） .doc》由会员分享，可在线阅读，更多相关《电大专科《计算机组成原理》考试答案小抄（完整版） .doc（16页珍藏版）》请在三一文库上搜索。

1、选择题*下列数中最大的数是（ C ）A(101001)2 B(52)8 C(00101001)BCD D(233)16* 1946年研制成功的第一台电子计算机称为 ，1949年研制成功的第一台程序内存的计算机称为 。（ B ）AEDVAC，MARKI BENIAC，EDSAC CENIAC，MARKI DENIAC，UNIVACI*冯诺依曼机工作方式的基本特点是（ B ）。A多指令流单数据流 B按地址访问并顺序执行指令C堆栈操作 D存储器按内部选择地址*两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同时（ C ）。A有可能产生溢出 B会产生溢出C一定不会产生溢出 D不一定会产生

2、溢出*在指令寻址方式中，寄存器寻址，操作数在（ A ）中，指令的操作数是（ B ）。A通用寄存器 B寄存器编号 C内存单元 D操作数的地址E操作数地址的地址 F操作数本身 G指令*关于操作数的来源和去处，表述不正确的是（ D ）。A第一个来源和去处是CPU寄存器 B第二个来源和去处是外设中的寄存器C第一个来源和去处是内存中的存储器 D第四个来源和去处是外存储器*对磁盘进行格式化，在一个记录面上要将磁盘划分为若干 ，在这个基础上，又要将 划分为若干 。（ A ），A磁道，磁道，扇区 B扇区，扇区，磁道 C扇区，磁道，扇区 D磁道，扇区，磁道*在采用DMA方式的I/O系统中，其基本思想是在（ B

3、）之间建立直接的数据通路。ACPU和外围设备 B主存和外围设备 C外设与外设 DCPU与主存*下列数中最大的数是（ D ）A(1010010)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成，此时符号位 参与运算；并把补码形式的减数诸位求反送至加法器，再向最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参与运算，1C与数值位分别进行运算，1 D与数值位一

4、起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ A ），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄

5、存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列说法中（ B ）是正确的。A半导体ROM信息可读可写，且断电后仍能保持记忆B半导体ROM是非易失性的，断电后仍能保持记忆C半导体ROM是易失性的，断电后不能保持记忆DEPROM是可改写的，因而也是随机存储器的一种*在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下Cache的容量 命中率 ，因此Cache容量 。（ C ）A越大，越高，与主存越接近越好 B越小，越高，与主存越差异越好 C越大，越高，只要几百K就可达90%以上 D越小，越高，只要几K就可达90%以上*某机字长16位，采用原码定点小数

6、表示，符号位为1位，数值位为15位，则可表示的最大正小数为 ，最小负小数为 。（ C ）A+ (2161)， (1215) B+ (2151)， (1216) C+ (1215)， (1215) D+ (2151)， (1215)*在定点二进制运算器中（减法运算一般通过（ D ）来实现。A原码运算的二进制减法器 B补码运算的二进制减法器C补码运算的十进制减法器 D补码运算的二进制加法器*在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有（ C ），它一般用（ C ）来实现。A译码电路，与非门 B译码电路，或非门 C溢出判断电路，异或门 D移位电路，与或非门*长度相同但格式不同的2中浮

7、点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*ADD R0，R1 加法指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）。A单操作数 B双操作数 C无操作数 D多操作数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下Cache的容量 命中率 ，因此Cache容量 。（ C ）A越大，越高

8、，与主存越接近越好 B越小，越高，与主存越差异越好C越大，越高，只要几百K就可达9%0以上 D越小，越高，只要几K就可达90%以上*某机字长16位，采用原码定点整数表示，符号位为1位，数值位为15位，则可表示的最大正整数和最小负整数的一组数为（ A ）。A+ (2151)， (2151) B+ (2151)， (2161) C+ (2141)， (2151) D+ (2151)， (1215)*定点数补码减法可以直接加法器完成，符号位（ ）；并把补码形式的减数诸位求反送加法器，再给最低位给出进位信号（ B ）。A与数值位分别进行运算，0 B与数值位一起参加运算，1C与数值位分别进行运算，1 D

9、与数值位一起参加运算，0*长度相同但格式不同的2种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，其它规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大且精度高 D前者可表示的数的范围大且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）和（ F ）。A单操作数 B双操作数 C无操作数 D多操作

10、数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*虚拟存储器管理系统的基础是程序的局部性原理，因而虚存的目的是为了给每个用户提供比主存容量（ D ）地址空间。A小得多的逻辑 B大得多的逻辑 C小得多的物理 D大得多的物理*下列数中最大的数是（ D ）A(1010110)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成，此时符号位 参与运算；并把补码形式的减数

11、诸位求反送至加法器，再向最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参与运算，1C与数值位分别进行运算，1 D与数值位一起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加

12、上形式地址*PUSH指令，按操作数的个数是分属于（ A ），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*某机字长16位，采用原码定点整数表示，符号位为1位，数值位为15位，则可表示的最大正整数和最小负整数的一组数为（ A ）。A+ (2151)， (2151) B+ (2151)， (2161) C+ (2141)， (2151) D+ (2151)， (1215)*定点数补码减法可以直接加法器完成，符号位（ ）；并把补码形式的减数诸位求反送加法器，再给最低位给出进位信号（ B

13、）。A与数值位分别进行运算，0 B与数值位一起参加运算，1C与数值位分别进行运算，1 D与数值位一起参加运算，0*长度相同但格式不同的2种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，其它规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大且精度高 D前者可表示的数的范围大且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ B

14、），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列数中最大的数是（ D ）A(1010110)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成，此时符号位 参与运算；并把补码形式的减数诸位求反送至加法器，再向最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0

15、 B与数值位一起参与运算，1C与数值位分别进行运算，1 D与数值位一起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ A ），使用的寻址方式是（ E

16、）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列数中最大的数是（ D ）。A(1010010)2 B(512)8 C(00101000)BCD D(235)16*定点数加法具有两个特点：一是符号位（ B ）。二是符号位向更高位的进位（ C ）。A与数值位分别进行运算 B与数值位一起参加运算 C要舍去 D表示溢出*定点数补码减法可以直接加法器完成，符号位 参与运算，并可把补码形式的减数求反送加法器，再给最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参加运算，1C与数值位分别进

17、行运算，1 D与数值位一起参加运算，0*长度相同但格式不同的两种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，全体规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大，但精度低C后者可表示的数的范围大，且精度高 D前者可表示的数的范围大，且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*ADD R0，R1加法指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）。A单操作数 B双操作数

18、 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*虚拟存储器管理系统的基础是程序的局部性原理，因而虚存的目的是为了给每个用户提供比主存容量（ B ）地址空间。A小得多的逻辑 B大得多的逻辑 C小得多的物理 D大得多的物理*下列数中最小的数是（ C ）。A(101001)2 B(52)8 C(00101001)BCD D(233)16*某机字长32位，采用定点小数原码表示，符号位为1位，尾数为31位，则可表示的最大正小数和最小负小数的一组数为（ C ）。A+(232-1)，-(1-2-31) B+(231-1)，-(1-2-32) C+(1-2-3

19、1)，-(1-2-31) D+(231-1)，-(1-2-31)*指令周期是指（ C ）。ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上执行这条指令的时间 D时钟周期时间*微程序控制器中，机器指令与微指令的关系是（ B ）。A每一条机器指令由一条微指令来执行 B每一条机器指令由一段微指令编成的微程序来执行 C一段机器指令组成的程序可由一条微指令来执行 D一条微指令由若干条机器指令组成*在指令的寻址方式中，存储器间接寻址，操作数在内存单元中，指令的操作数是（ B ）。A操作数的地址 B操作数地址的地址 C操作数本身 D指令*某一RAM芯片，其容量为5

20、128位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ D ）。A23 B25 C50 D20*在虚拟存储器中，当程序正在执行时，由（ D ）完成地址映射。A程序员相应硬件 B编译器相应硬件 C装入程序相应硬件 D操作系统相应硬件*在统一编址方式下，存储单元和I/O设备是靠（ C ）来区分的。A不同的地址代码 B不同的地址总线 C不同的指令和不同的控制信号 D上述都不对*为了便于实现多级中断，保存现场信息的自有效方法是采用（ B ）。A通用寄存器 B. 堆栈 C存储器 D外存*下列数中最小的数是（ C ）。A(1010010)2 B(512)8 C(00101000

21、)BCD D(235)16*某机字长16位，采用定点小数原码表示，符号位为1位，尾数为15位，则可表示的最大正小数和最小负小数的一组数为（ C ）。A+(216-1)，-(1-2-15) B+(215-1)，-(1-2-16) C+(1-2-15)，-(1-2-15) D+(215-1)，-(1-2-15)*执行一条指令的顺序是（ B ）。读取指令 执行指令 分析指令A B C D*微指令是指（ C ）。A一段机器指令 B一条语句指令 C一个微指令字 D一条伪指令*在指令的寻址方式中，存储器直接寻址，操作数在（ C ）中，指令中的操作数是操作数的地址。A通用寄存器 B寄存器编号 C内存单元 D

22、操作数本身*某一RAM芯片，其容量为10248位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ D ）。A23 B20 C17 D22*在CACHE存储器中，当程序正在执行时，由（ B ）完成地址映射。A程序员 B硬件 C硬件和软件 D操作系统*在统一编址方式下，存储单元和I/O设备是靠指令中的（ A ）来区分的。A指令和不同的地址 B指令和不同的数据C指令和不同的数据和地址 D上述都不对*计算机中的堆栈，通常是指（ C ）的一部分，但遵循先进后出的原则。A通用寄存器 B虚拟存储器 C内存 D外存*虚拟存储器是使用高速（ f ）上的一片存储空间，来保存原本存放在（

23、k ）中的信息，来解决（ k ）的（ b ）不够大，存放不下足够多的数据和程序的问题，这不仅确保更大容量的程序可以在配置比较小容量的的主存储器的系统中运行，还使得保存单位的信息的（ d ）得到降低，因为存放同等数量信息时，使用磁盘比使用（ k ）的成本低得多。但是磁盘的读写速度很慢，而且只能以数据块的方式和主存储器交换数据，CPU不能直接以字为单位读磁盘中的数据。按照以何种方式来管理和分配主存储器空间，可以把对存储器管理区分为（ l ）和（ g ）两种基本的管理方案。其中（ l ）存储管理中段的长度是程序本身的规模决定的，可变，会在主存储器中形成（ i ），（ g ）存储管理中的页长是按照需要

24、对程序（存储区域）人为划分的结果。a磁带 b存储容量 c读写 d平均价格 e数据 f磁盘g页式 h光盘 i碎块 j存储空间 k主存储器 l段式m状态 n主存储器分段 o动态分区 p请求分页*奇偶校验中的偶校验实现的是在k个（ f ）位之外，增加（ g ）个校验位，使得新得到的k+1位的码字具有某种特性，即新的码字中取值为1的（ l ）总保持为（ n ），例如对应4位数据0101的校验位必定为（ a ），数据1101的校验位的值必定为（ g ），奇校验码中的码距为（ h ）。当一个选用偶校验规则的合法码字中的一个信息位出现错误时，可以发现这一出了错的码字中的取值为（ g ）的位数变成奇数，不再具

25、有规定的特性，正是通过检查奇偶校验码的码字仍保持规定的特性来区分是否某一位信息出了错误。a0 b存储容量 c4 d一个 e地址 f数据 g1 h2i多个 j控制 k3 l位数 m主存储器 n偶数 o奇数*在计算机系统中，高速缓冲存储器是设置在（ h ）和（ f ）之间，用于解决（ f ）读写速度慢，跟不上（ h ）快速取得指令或数据的矛盾，通常选用（ j ）存储器芯片实现。它与主存储器的读写原理不同，执行写入操作时，要把有关（ a ）信息写入选中的高速缓冲存储器的某一单元时，还应该将与这一信息相关的（ c ）信息或其中的一部分写入与之对应的标志字段；在执行读出操作时，不能仅仅只通过对原本用于读

26、存储器的地址信息进行译码去选择高速缓冲存储器的某一单元来取得所需要的数据，还必须通过检查高速缓冲存储器的有关单元的标志位的值，才能确定得到的是否是所要求的数据，这是因为高速缓冲存储器（ b ）单元对应（ f ）多个存储单元。依据被读单元的内容或其一部分判定得到的是否是所需的数据的原理运行的存储器被称为（ s ）存储器。a数据 b一个 c主存地址 d可以 e多个 f 主存储器 g 不可以 h中央处理器 iROM j静态 k动态 lRAM m不可以 n高位 o低位 p控制 q.读/写 r运行 s关联*按照IEEE标准，一个浮点数由一位（ d ），n位（ b ）和m位（ j ）组成，其中的（ b ）

27、部分选用移码表示，（ j ）选用原码表示。该浮点数的数值范围主要取决于（ b ）的位数，而数据的表示精度主要取决于（ j ）的位数。浮点数的零是（ l ）均为零，非零值的规格化的浮点数尾数数值的（ k ）必为1。a浮点数 b阶码 c一位 d符号 e多位 f中央处理器 g移码h定点小数 i动态 j尾数 k最高位 l每一位 m控制*在教学计算机中，用多片静态存储器芯片构成完整的存储器部件时，实现ROM存储区时，是在相应的器件插座是插上（ B ）芯片；实现RAM存储区时，是在相应的器件插座是插上（ H ）芯片；实现容量扩展时，是把相关存储器芯片的（ A ）线的每一对应的印脚连接在一起，用（ F ）信

28、号区分其中每个存储器芯片的所处的地址范围；把地址总线的（ J ）部分送到地址译码器完成译码以产生内存储器的芯片的片选信号，这个地址译码器仅在执行内存（ M ）期间才允许执行译码功能。地址总线的（ K ）部分直接连接到内存储器每个芯片的（ C ）线引脚，用于选择每个芯片内的不同的存储单元。同一个内存储器读写命令（ D ）接到一个内存储器每个RAM芯片的/WE管脚。A. 数据 B. ROM C. 地址 D. 可以 E.读 F. 片选 G. 读H. RAM I. 不可以 J. 高位 K. 低位 L. 控制 M. 读/写 N. 运行*在教学计算机中，串行接口芯片的数据线与内存储器芯片的数据线通过外部数

29、据总线连接在一起，因此一定不能同时对这两种芯执行（ B ）操作，否则会造成数据线信号冲突。串行接口与内存储器到底轮到谁运行，是由程序中的（ D ）和指令执行（ J ）来决定的。A.读 B.读写 C.写 D.指令 E.数据 F.控制 G.地址 H.次序 I.步骤 J.过程 K.读/写 L.状态*在计算机硬件系统中，3总线的结构比单总线的结构可以提供（ A ）的输入输出性能，其中处理机总线的运行脉冲频率（ C ），例如（ H ），PCI总线的脉冲频率（ F ），例如（ I ），而慢速IO总线的脉冲频率（ E ），例如ISA总线的脉冲频率为（ K ）。A.更高 B.不可比 C.最高 D.相同 E.最

30、低 F.居中 G. 更低H.66MHz或更高 I.33MHz J.1000MHz .K.8.33MHz L.4.77MHz*在做脱机运算器实验时，送到运算器芯片的控制信号是通过（F ）提供的，外部送到运算芯片的数据信号是通过（D ）提供的，并通过（B ）查看运算器的运算结果（运算的值和特征标志位状态）A.计算机的控制器 B.发光二极管指示灯亮灭状态 C.显示器屏幕上的内容 D.手拨数据开关 E.运算器累加器中的内容 F.微型开关*在组合逻辑有控制器中,节拍发生器TIMING的作用在于指明指令的执行(L ),它是一个典型的(B )逻辑电路,从一个节拍状态变致电下一个节拍状态时,同时翻转的触发器数

31、目以尽可能的(H )为好。A. 快 B.时序 C.多 D.组合 E.数据 F.控制 G.类型 H.少 I.次序 J.状态 K.过程L.步骤*在计算机硬件系统中,在指令的操作数字段中所表示的内存地址被称为( C ),用它计算出来的送到内存用以访问一个存储器单元的地址被称为(A );在讲解虚拟存储器时,程序的指令中使用是存储器的(F ),经过地址变换后得到的可以用以访问一个存储器单元的地址称为(E )。A. 有效地址 B.内存地址 C.形式地址 D.文件地址 E.物理地址F. 逻辑地址 G.虚拟地址 H.指令地址J.CACHE地址填空题*运算器是计算机进行数据处理的部件，主要具有算术运算和 逻辑运

32、算 的处理功能。运算器主要由 算术逻辑单元ALU 、 累加器 、 各种通用寄存器 和若干控制电路组成。*执行一条指令，要经过 读取指令 ， 分析指令 和 执行指令 所规定的处理功能的三个阶段完成，控制器还要保证能按程序中设定的指令运算次序，自动地连续执行指令系列。*16位定点原码整数能表示的正数范围是二进制数的 00000000000000000111111111111111 ，对应的十进制数是 +0+32767 ，能表示的负数范围是二进制数的 10000000000000001111111111111111 ，对应的十进制数是 -32767-0 。*三级结构的存储器系统的运行原理，是建立在程

33、序运行的 局部性 原理之上的。在三级结构的存储系统中，这三级不同的存储器中存放的信息必须满足如下两个原则，即 一致性 原则和 包含性 原则。*寄存器直接寻址的操作数在 通用寄存器 中，寄存器间接寻址的操作数在 主存单元 中，指令执行的速度前者比后者 快 。*数据校验码就是一种常用的带有发现某些错误，甚至带有一定自动改错能力的数据编码方法，常用的数据叫衙门码有 奇偶检验码 和 海明校验码 。*为了管理众多的中断请求，需要按照每个中断的急迫程度，对中断进行分级管理，称其为 中断优先级 。一次完整的中断过程由 中断请求 、 中断响应 、 中断处理 和 中断返回 4阶段组成。*计算机系统由硬件系统和软

34、件系统构成，计算机硬件由 运算器 、 控制器 、 存储器 、输入设备和输出设备等五部分组成。软件通常分为 系统软件 、 应用软件 两大类。*计算机语言的层次，一般分为三级。 机器语言 又称二进制执行码，是计算机硬件能直接识别和执行的。 汇编语言 ，又称符号语言，它大体上是机器语言的符号化，并提供了另外一些更高级的汇编计算机语言的层次，一般分为程支持。 高级语言 ，又称算法语言，它更多的是面向解题的算法，而不再是直接面向计算机硬件。*所谓编码，就是用少量、简单的 基本符号 ，选用一定的 组合规则 ，以表示大量复杂多样的 信息 。*在DMA方式下，高速I/O设备与主存储器每交换一个数据一般要占用一

35、个 总线周期方式 。要交换一批数据，则可以有不同的处理方式。一是 独占总线方式 ，二是 周期挪用方式 。*汉明校验码的实现原理是：在k个数据位之外加r个校验位，从而形成一个k+r位的新码字，使新码字的码距均匀拉大。如果要求能检测出与自动纠正一位错，并能同时发现两位错，此时校验位的位数r与数据位的位数k应满足的关系是 2r-1k+r 。*为了管理众多的中断请求，需要按照每个中断的急迫程度，对中断进行分级管理，称其为 中断优先级 。一次完整的中断过程由 请求 、 响应 、 处理 和 返回 4个阶段组成。*寄存器直接寻址的操作数在 通用寄存器 中，寄存器间接寻址的操作数在 主存单元 中，指令执行的速

36、度前者比后者 快 。*当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质，来构建 主存储器 、 高速缓冲存储器 ，和 虚拟存储器 ，再将它们组成通过计算机硬、软件统一管理与调度的三级结构的存储器系统。*CACHE存储器通常使用3种映象方式，其中 直接映象方式 是指主存的一个字（字块）可以映象的CACHE一个 确定 字（字块）中。反过来，CACHE的一个字在不同时刻可以存放的是整个主存中的一个 确定 字的内容，即两者的关系是完全硬性确定的，没有任何选择余地。*计算机输入输出子系统，通常由 计算机总线 、 输入输出接口 和 输入输出设备 等3个层次的逻辑部件和设备共同组成，

37、 计算机总线 用于连接计算机的各个部件为一体，构成完整的整机系统，在这些部件之间实现信息的相互沟通与传送。*当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质来构建计算机存储体系，在CPU与 主存储器 之间加入了 高速缓冲存储器 ，构成由硬件管理的存储结构，在主存与辅存间通过计算机硬、软件统一管理与调度组成 虚拟存储器 的另一种存储结构。*计算机输入输出系统的硬件部分主要由 计算机总线 和 输入输出接口 两部分组成，软件方面则需要有 操作系统 软件的支持。* (0.71)10= ( 0.01110001 )BCD= ( 0.10110101 )2= ( 0.B5 )16

38、 * X= 0.1101，X原= 11101 ，X补= 10011 ，X补= 01101 Y=0.0001， Y原= 00001 ，Y补= 00001 ，Y补= 11111 X+Y补= 10100 *(1AB)16= (110101011) 2= (427) 10*X= 0.1101，X原= 11101 ，X补= 10011，X补= 01101 Y= 0.0001， Y原= 00001 ，Y补= 00001 ，Y补= 11111 XY补= 10010 * (0.71)10= （0.01110001） BCD= (0.B5) 16 * X= 0.1101，X原= 11101 ，X补= 10010

39、 ，X补= 01110 Y=0.0001， Y原= 00001 ，Y补= 00001 ，Y补= 10011 X+Y补= 10100 *(0.21)10 = ( 0.001101011100 )2 = ( 0.1534 )8 = ( 0.35C )16*X = 0.1001 ，X原 = 11001 ，X补 = 10111 ，X补 = 01001 。 Y=0.0101， Y原 = 00101 ，Y补 = 00101 ，Y补 = 11011 。 X+Y补 = 11100 。*原码一位乘法的实现算法是把相乘二数的 绝对值 相乘求的积的 绝对值 ，对相乘二数的符号执行 异或 求得积的符号，故上题中的2个数X和Y的乘积等于 +0.00101101 。* 在完成检错纠错功能的海明码的编码方案中，对8位的数据位，要求它能检查出并改正1位错误