《数字电子技术数字钟课程设计.doc》由会员分享，可在线阅读，更多相关《数字电子技术数字钟课程设计.doc（15页珍藏版）》请在三一文库上搜索。
1、数字电子技术基础课程设计专 业： 电子信息工程 题 目： 数字钟 学生姓名： 学 号： 093409174 指导教师： 时间： 2011 年6月18日 2011年6月23日目录 一、课程设计题目3二、课程设计的设计任务和基本要求3三、课程设计题目分析 3四、课程设计的电路设计部分 4五、课程设计的电路原理图9六、课程设计的心得体会11七、课程设计中部分元器件的使用说明12八、参考文献13 数字电子技术课程设计正文一、课程设计题目: 数字钟二、课程设计任务和基本要求: 设计任务 设计一台可以显示时、分、秒的数字钟。 基本要求能显示23h59m59s,归0后重新开始。具有校时、校分、校秒功能。要求
2、电路具有整点报时功。三、课程设计题目分析: 设计要点设计一个精确的秒脉冲信号产生电路设计60进制、24进制计数器设计LED显示电路设计操作方面的校时电路设计整点报时电路 工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器
3、”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:数 字 电 子 钟 系 统 框 图四、课程设计的电路设计部分: 秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。本实验用555定时器来实现。由一片555加上适当电阻及电容来实现主要用来产生时间基准信号（脉冲信号）。因为时钟的循环对频率的要
4、求不高，只要产生高低电平就可以了，且脉冲信号的频率可调，所以采用555 定时器组成的振荡器 ，其输出信号作为下一级的时钟信号。这里电容取：C1=10nF, C2=10nF,电阻取：R1=28.68k,R2=57.72k,时钟信号频率为 f=1/T=1/0.7(R1+ R2 )C1=1000HZ.电路图见图下。 信号发生器 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号。 60进制计数器由两片74160构成的六十进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成六十进制计数器。电路的59状态译码产生LD=0信号，同时加到
5、两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时将0000同时输入两片74160中，从而得到六十进制计数器。进位输出可有门电路G的输出直接得到。 图 60 进 制 计 数 器 24进制计数器由两片74160构成的二十四进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成二十四进制计数器。电路的23状态译码产生=0信号，同时加到两片74160上，在下一个计数脉冲（第24个计数脉冲）到达时将0000同时输入两片74160中，从而得到二十四进制计数器。24进制计数器电路 LED显示电路数字钟显示系统中的秒，分，时，分别用两个LED数码管来进行显示，而数码管
6、的显示需用BCD码译码电路来进行驱动。这里选择与数码管配套使用的74LS74与LED共阳极的译码器。管脚图如下： 数码管与译码器 校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。J3J4分别是分校、时校正开关。不校正时，总图中J1、J2分别是和分进位脉冲、秒进位脉冲相连的。当校正时位时，需要把J1开关拨向校时电路，然后用手拨动J3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把J1开关拨回原处。校正小时位和校正分钟位的方法一样。其电路图如下:校 正 电 路 整点报时电路本功能是仿电台整点报时，每当数字钟计时到整点（或快要
7、到整点时）发出音响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间为1秒。由此可见，分十位和个位计数器的状态分别为（QDQCQBQA）M2=0101，（QDQCQBQA）M2=1001；秒十位计数器的状态为（QDQCQBQA）S2=0101，秒个位计数器QDS1的状态可用来控制1kHz和500Hz的音频。表列出了秒个位计数器的状态。CP/秒QDSQCSQBSQAS功能500000510001鸣低音520010停530011鸣低音54
8、0100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停只有当QCM2QAM2=11, QDM1QAM1=11, QCS2QAS2=11及QAS1=1时，音响电路才能工作。整点报时的电路如图5所示，这里采用的都是TTL与非门。 整点报时电路五、课程设计原理图: 六、课程设计的心得体会数电课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.回顾起此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的一个星期的日子里，可以说得是苦多于甜，但是可以学
9、到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次数电课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。 这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在胡老师的辛勤指导下，终于游逆而解。同时，在胡老师的身上我学得到很
10、多实用的知识。总体来说,这次实习我受益匪浅.在摸索该如何设计程序使之实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐. 这次数电课程设计,虽然短暂但是让我得到多方面的提高：1、提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性2，查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明
11、白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。3，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了分频器的基本原理后，很快的设计了电路原理图。七、元器件使用说明: 555定时器振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上电压,且控制端悬空,则上比较器1的反相端“-”加上的参考电压为2/3,下比较器2的同
12、相端“+”加上的参考电压为1/3。若触发端 的输入电压21/3,下比较器2输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压62/3,上比较器1输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50,因此,具有较大的带灌电流负载能力。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。八、参考文献:数字电子技术基础 高等教肓出版社模拟电子技术 高等教肓出版社电子线路设计指导 北京航空航天出版社数字电路实验与课程设计 哈尔滨工程大学出版社电子技术指导实验书 河南机电高等专科学校 指导教师评语：成绩：- 15 -