《电子技术课程设计-数字频率计的设计.doc》由会员分享，可在线阅读，更多相关《电子技术课程设计-数字频率计的设计.doc（25页珍藏版）》请在三一文库上搜索。
1、 电 子 技 术 课 程 设 计数字频率计的设计专 业 ：班 级 ：姓 名 指导教师 ： 日 期 ： 目录引言第一章 系统概述一、设计方案的选择1、计数法2、计时法二、整体框图及原理第二章 单元电路设计一、放大电路设计二、闸门电路设计三、时基电路设计四、控制电路设计五、报警电路设计六、整体电路图七、整机元件清单第三章 设计小结一、设计任务完成情况二、问题及改进三、心得体会鸣谢附录 引 言题目：数字频率计的设计初始条件： 本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。 要求完成的主要任务： 设计一个频率计。要求用4位7段数码管显示待测频
2、率，并用发光二极管表示单位。 测量频率的范围：100hz100khz。 测量信号类型：正弦波和方波。 具有超量程报警功能。摘要： 本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。关
3、键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警 第一章 系统概述1、 设计方案的选择 信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。 1、计数法计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。
4、如图（1-1-1） 图 1-1-1 测频法测量原理 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为N1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：f1=(f1-f)/f=1/f从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越
5、高。2、计时法 计时法又称为测周期法，测周期法使用被测信号来控制闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期内打开，这样计数器得到的计数值就是标准时基脉冲外信号的周期值，然后求周期值的倒数，就得到所测频率值。 首先把被测信号通过二分频，获得一个高电平时间是一个信号周期T的方波信号；然后用一个一直周期T1的高频方波信号作为计数脉冲，在一个信号周期T的时间内对T1信号进行计数，如图（1-1-2） 图 1-1-2 计时法测量原理若在T时间内的计数值为N2,则有：T2=N2*T1 f2=1/T2=1/(N2*T1)=f1/N2 N2的绝对误差为N2=N+1N2的相对误差为N2
6、=(N2-N)/N=1/NT2的相对误差为T2=(T2-T)/T=(N2*T1-T)/T=f/f1从T2的相对误差可以看出，周期测量的误差与信号频率成正比，而与高频标准计数信号的频率成反比。当f1为常数时，被测信号频率越低，误差越小，测量精度也就越高。 根据本设计要求的性能与技术指标，首先需要确定能满足这些指标的频率测量方法。由上述频率测量原理与方法的讨论可知，计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而求倒数运算用中小规模数字集成电路较难实现，因此，计时法不适合本实验要求。测频法的测量误差与信号频率
7、成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据，在闸门时间为一秒时，不需要进行任何换算，计数器所计数据就是信号频率。因此，本实验所用的频率测量方法是测频法。2、 整体框图及原理 输入电路：由于输入的信号可以是正弦波，方波，三角波。而后面的闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成方波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。（如仿真图 2-1-5）当输入信号电压幅度较小时，前级输入衰
8、减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。（如仿真图 2-1-4） 频率测量：被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。 计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。控制电路：控制电路需要控制几个模块。包括计数电路，锁存电
9、路，和译码显示电路。通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。 第二章 单元电路设计1、 放大整形电路 对信号的放大功能由三极管构成放大电路来实现，对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。方案一
10、：放大整形电路由三极管与与非门组成。三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波、等进行放大。将电源电压设为5V,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在5V以内。与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。方案二：放大部分同方案一，整形部分是由555构成的施密特整形电路。方案对比：用与非门构成的施密特触发器因为阈值电压易受受温度、电源电压及干扰的影响，稳定性较差。而555定时器的比较器灵敏度高，输出驱动电路大，并且且555定时器构成的施密特触发器结构简单，而且抗干扰能力比用与非门构成的施密特触发器要强，因此选用方案二。555构
11、成的施密特触发器将555定时器的uI6和uI2输入端连在一起作信号的输入端，即可组成施密特触发器。如图（2-1-1）所示。为了滤除高频干扰，提高比较器参考电压的稳定性，通常将5脚通过0.01F电容接地。如果输入信号电压是一个三角波，当uI从0逐渐增大时，若uI UCC/3时，比较器C1输出高电平，C2输出低电平，使基本RS触发器置1，则输出u0=1；若uI增加到uI2UCC/3时，比较器C1输出低电平，C2输出高电平，使基本RS触发器置0，则输出u0=0。当uI高电平逐渐下降到UCC/3uI2UCC/3 时，比较器C1和C2输出均为1，基本RS触发器保持原状态，进而使u0=0不变。若uI继续减
12、小到uIUCC/3时，比较器C2输出0，基本RS触发器置1，输出u0也随之跳为高电平1。如此连续变化，在输出端就得到一个矩形波，其工作波形如图（2-2-2）所示。从工作波形上可以看出：上限阈值电压UT+=2UCC/3，下限阈值电压UT- =UCC/3，回差电压U=UT+ -UT- =UCC/3。如果在5脚uIC上加控制电压，则可改变的U值。回差电压U越大，回路的抗干扰能力越强。各引脚名称：1、 GND 地2、 TRI 触发端3、 OUT 输出端 4、 RST 复位端5、 CON 外接控制电压端6、 THR 阈值端7、 DIS 放电端8、 VCC 电源端 图 2-2-1 555构成的施密特触发器
13、 图 2-2-2 工作波形放大整形电路图，如图（2-1-3） 图 2-1-3 放大整形电路图仿真图： 图 2-1-4 图 2-1-5二、闸门电路 通过74153数据选择器来选择所要的10分频、100分频和1000分频。74153的CBA接拨盘开关来对选频进行控制。当CBA输入001时74153输出的方波的频率是1Hz；当CBA输入010时74153输出的方波的频率是10Hz；当CBA输入011时74153输出的方波的频率是100Hz；74LS90是二-五-十进制计数器。该芯片无需额外的元器件就可实现十进制计数，计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。2、 时基电路 由两部
14、分组成，第一部分为由石英晶体组成的多谐振荡器电路；第二部分为分频电路。1、石英晶体多谐振荡器电路 石英晶体一种具有较高频率稳定性的选频器件，广泛用于通信、定时等频率要求高的场合，石英晶体的谐振频率由石英晶体的晶体方向和外形尺寸决定，具有极高的稳定性。由于频率计数器是一种需要频率稳定性高的器件，故此方案选用石英晶体多谐振荡器。如图（2-3-1）所示100HZ9999HZ 闸门时间 10ms；1KHZ100KHZ 闸门时间 1ms取c=10uf(1F（法）=103mF（毫法）=106uF（微法）=109nF（纳法）=1012pF（皮法）所以：1uF（微法）=103nF（纳法）=106pF（皮法）最
15、基本的关系) 图 2-3-1矩形周期的振荡周期为 T1.4RfC 当取Rf=1k，C=100pF100F时，则该电路的振荡频率则在几赫到几兆赫的频率范围内变化。在此选C=10nf的电容及固有频率为10kHZ的石英晶体。2、 分频电路 振荡器产生10khz的脉冲，闸门时间为1s 0.1s 1ms 10ms选用4518x4作为分频电路。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q连接至下一计数器
16、的EN输入端可实现级联，同时后者的CP输入保持低电平。分频电路如图（2-3-2）所示 图 2-3-2 分频电路 4、 控制电路 控制电路需要控制几个模块。包括计数电路，锁存电路，和译码显示电路。通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。1、 计数电路 采用4个74LS90二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。2、锁存电路 在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,
17、送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件. 选用2个8位锁存器74LS374完成上述功能.当锁存信号CP的正跳变来到时,锁存的输出等于输入,从而将计数器的输出值送到锁存器的输出端,.高电平结束后,无论D是何值,输出端状态保持不变,所在计数期间内,计数器的输出不会送到译码显示器。3、译码电路 采用BCD8421集成共阴七段数码管译码器74LS48。译码显示器的作用是把用BCD码表示的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示.选取显示译码器时其输出方式必须与数码管相比配。控制电路如图（2-4-1）所示 图 2-4-1 控制电路4、 小
18、数点发生电路5、 报警电路设计六、整体电路被测信号经由三极管组成的放大器放大后，送到由555构成的施密特触发器的输入端进行整形，使之成为计数器所要求的脉冲信号。由于放大电路的电源值为5V,所以输入信号比较大时，会出现线性失真，放大后的信号不会太大，超过5V。当时基脉冲处于高电平时，闸门电路打开，计数器对输入的脉冲进行计数。七、整体元件清单序号名称型号参数数量1石英晶体1K1 2 电容47uFx2 10nFx4 100ufx1 500uFx1 4 3 电阻10Kx1 50x1 47kx1 39kx1 10x1 1kx4 94三极管2N440115发光二极管36数码管47非门7404N48与门74
19、08N49振荡器555210数据选择器74LS151x1 74LS153x1211与非门74LS160312计数器4518BD413触发器74LS74114锁存器74LS374215译码器74LS48416计数器 74LS904 第三章 设计小结一、 设计任务完成情况 通过为期两周的课程设计，完成了本次设计的技术指标。由于首次接触课程设计，很多问题都不是很懂。为了提高效率，我们小组采取集中讨论，分开制作的方法。在实际的操作中，先连好时基电路，分频电路测试通过后，再把显示电路和计数电路连好，调测符合要求。最后搞定控制电路的连接。最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率，周期和
20、脉宽。在调测的过程中发现测量频率时，得到的结果的误差稍微大了点，其他的测量结果非常接近测量值。2、 问题及改进 在仿真的过程中，连接好电路以后，发现没反应，然后通过示波器一个一个检测元件的输入和输出信号，看看是不是和理论的一样。找出不符合理论的那部分，对照电路图进行检查修改，最后发现有的芯片的使能端没有接地，导致元件的功能没有实现。所以在连接电路的时候要细心，这也是要改进的地方。不然的话就会出现一个又一个的连接上面的问题。在最终测量频率很低的时候，那么本次电路测量频率的算法就有了一定的缺点。例如，当被测信号为0.5Hz时，其周期为2s，这时闸门的脉冲仍为1s显然是不行的。故应该加宽闸门脉冲的宽
21、度假设闸门脉冲宽度加至10S，则闸门导通期间可计数5次，由于计数值5是10s的计数结果，故在显示之间必须将计数值除以10.加宽闸门信号也会带来一些问题：计数结果要进行除以10的运算，每次测量的时间最少要10s，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降。为了克服测量低频信号时的不足，可以使用另一种算法。将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。由于闸门导通时
22、间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期T。T=时基信号周期*计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率f。我们希望该频率计不仅能够测量方波的频率，还能够测量正弦波、三角波、锯齿波的频率，还希望测试频率的范围可以更大一些，且精度更高一些。三、心得体会因为是第一次做课程设计，在拿到题目时，很茫然不知如何下手。后来通过广泛查阅相关资料还有和同组同学的讨论，总算找到了方向。刚开始时，我们想采取用单片机来实现此次设计。后来邓秋霞老师的合理建议下，我们放弃了方案，从新设计本方案。在这次数字电子技术课程设计中，涉及到了模电的部分内容和数电的大部分内
23、容。一实践才知道，自己的知识掌握的并不牢固，知识很粗浅的一部分。通过这次课程设计实践巩固了学过的知识并能够较好的利用，对自己是一次很好的实践锻炼机会。课程设计实践不单是将所学的知识应用于实际，在设计的过程中，只拥有理论知识是不够的。逻辑思维、电路设计的步骤和方法、考虑问题的思路和角度等也是很重要，需要我们着重锻炼的能力。同时也让我清楚地认识了团队的重要性，一个人的思路毕竟有限，只有将大家的思路结合起来，才能设计出好东西。当然也锻炼了我们的沟通能力。最后我觉得我自己除了在数电知识方面的收获外，还学到了很多，比学习了仿真软件，提高了软件的自学能力。并且在查阅资料时能够较有效率的得到自己想要的信息。
24、而这些不是能从书本上得到的，是靠在实践中逐渐积累的。参考书目：、 阎石主编.数字电子技术基础.第四版.高等教育出版社出版社.1999、 林涛主编.数字电子技术基础.清华大学出版社.2006、 蔡忠法主编.电子技术实验与课程设计.浙江大学出版社.2003、 林涛主编.模拟电子技术基础.重庆大学出版社.2004、 康光华主编.电子技术基础.数字部分.第四版.高等教育出版社.2000、 梁宗善.新型集成电路的引用电子技术基础课程设计.华中科技大学出版社鸣谢：首先要谢谢同组的成员王婷和赵文艳我们互相配合，完成我们人生的第一次课程设计。同时要感谢邓秋霞老师对此次设计的指导。其次要感谢吴诚斌同学对我一些设
25、计部分的帮助。最后谢谢学校和老师对我的悉心教育。附录74LS48引脚图及功能表74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。74ls48引脚图如下： 功能表 74LS374锁存74LS374的输出端O0O7可直接与总线相连。当三态允许控制端OE为低电平时，O0O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0O7为高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。在时钟端CP脉冲上升沿的作用下，O随数据D而变。由于CP端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善。引出端符号：D0D7 数据输入端 OE 三态允许控制端（低电平有效） CP 时钟输入端 O0O7 输出端管脚图： 逻辑图： 真值表： 74LS90引脚图及功能表 74LS90计数器是一种中规模二一五进制计数器，管脚引线如图所示： 功能表如下： A.将输出Qa与输入B相接，构成8421BCD码计数器；B.将输出Qn与输入A相接，构成5421BCD码计数器；C.表中H为高电平，L为低电平，X为不定状态；555定时器输入输出 RTHTRVTQ 0XX导通0 12/3VCC1/3VCC截止1 12/3VCC1/3VCC导通0 12/3VCC1/3VCC不变不变74LS74引脚图 评 语 评阅人： 日期：