《数字电路寄存器级电路整理介绍.pdf》由会员分享，可在线阅读，更多相关《数字电路寄存器级电路整理介绍.pdf（5页珍藏版）》请在三一文库上搜索。
1、 数字电路寄存器级电路整理介绍 数字电路寄存器级电路整理介绍数字电路寄存器级电路整理介绍 一、数字电路整理的两个阶段 一、数字电路整理的两个阶段 电路整理是指从平面化电路到层次化电路的过程。 对于数字电路的整理通常可以分为两个阶段： 第一阶段是从门级电路到寄存器级电路，此环节是把所有的寄存器、计数器、时钟树、 测试链、存储模块译码器等基本模块整理清楚，同时还会把主要数据流向分析清楚。寄存器 级整理芯片电路整理分析的必要环节， 主要利用电路结构分析知识， 与芯片应用领域知识基 本无关，因此，其技术难度并不高，但是寄存器级电路整理的工作量通常很大，并且工作量 随着芯片规模的增大而加速增加， 当规模
2、达到百万门级以上时， 电路整理已变得几乎不太可 能。 第二阶段是从整理后的寄存器级电路到用户所需要的层次化电路。 第二阶段的工作量一 般不会很大，但技术难度较高。由于电路整理的具体应用不同，第二阶段的整理结果也呈现 不同的形式。例如：如果是芯片仿制，电路整理的结果只要满足电路仿真验证的需要即可， 因此第二阶段的整理工作就是划分电路功能模块。 如果是电路的完全参考理解， 第二阶段的 整理就必须对功能模块， 甚至每一个信号线都必须分析清楚才可以。 数字电路整理两个阶段 特点总结如下图表所示。 必要性 整理依据 工作量 工作量与规模关系 技术难度 技能要求 第一阶段 必要 电路结构 大 随规模增大加
3、速 较小 基本电路知识 第二阶段 由目的确定 应用要求 较小 与电路相关 高 芯片领域知识 二、寄存器级电路整理 二、寄存器级电路整理 （一）寄存器级电路整理内容 （1）组合电路 时钟树、译码器/编码器、多路复用器、奇偶校验电路、数字比较器等。 门级电路 寄存器级整理 功能模块划分 芯片仿制 完全整理分析 完全参考理解 寻找需要电路结构 专利分析 分析存储读写结构 芯片解密 电路输入电路输入 第一阶段第一阶段 第二阶段第二阶段 具体应用具体应用 数字电路整理流程图 数字电路寄存器级电路整理介绍 （2）时序电路 多位数据寄存器、移位寄存器、同步/异步计数器、分频器等。 （3）存储电路 存储器地址
4、译码器等。 （4）数据流向 数据流向基本整理清晰。 （二）寄存器级电路整理给客户带来的价值 （1）大大地缩短了电路整理周期 寄存器级整理是从大量零散的门电路开始， 在整个整理过程中是工作量最大， 耗时最长 的环节，并且随着电路的规模的增加，工作量将加速增大，软件的操作速度也会大大降低， 当规模达到百万门级以上时， 不借助专业的软件工具和团队几乎已无法完成寄存器级电路的 整理工作。例如一个 10 万个单元的门电路，经过寄存器级电路整理后，单元数量即可由 10 万减少至 12 万，由此可见寄存器级电路整理的工作量是非常巨大的。因此依靠北京芯愿 景公司的专业服务，可以大大地缩减客户电路整理和分析时间
5、。 （2）客户可以更多地关注核心业务 寄存器级电路整理主要是利用电路结构知识进行整理，与芯片所属的领域知识基本无 关，相对而言技术难度不高，但是却需要投入大量的人力去完成，因此客户把此环节工作外 包给专业的公司完成， 不但不会对客户影响客户的技术积累， 而且还会使客户把更多的精力 投入到核心业务中，有利于核心能力的建立。 （3）精简客户设计团队，降低运营成本 大规模数字电路的整理， 需要大团队投入， 让大量设计人员投入到并非公司的核心业务 上， 从某种意义上将是对公司资源的一种浪费。 另外设计公司设计项目的饱满度不能达到连 续让设计人员一直工作的状态，时松时紧的工作状况也会给公司的运营成本带来很大压力。 三、寄存器级电路整理基本模块示例 三、寄存器级电路整理基本模块示例 （1）二进制译码器 数字电路寄存器级电路整理介绍 （2）奇偶校验 （3）数字比较器 （4）基本寄存器 数字电路寄存器级电路整理介绍 （5）移位寄存器 数字电路寄存器级电路整理介绍 （6）异步计数器 （7）同步计数器