《VHDL四人抢答器.doc》由会员分享，可在线阅读，更多相关《VHDL四人抢答器.doc（8页珍藏版）》请在三一文库上搜索。
1、四人抢答器设计 一、设计任务及要求：（1）设计用于竞赛抢答的四人抢答器；有多路抢答，抢答台数为8；具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；能显示超前抢答台号并显示犯规警报；(2) 系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声想起，直至该路按键松开，显示牌显示该路抢答台号；(3) 用VHDL语言设计符合上述功能要求的四人抢答器，并用层次化设计方法设计该电路； (4) 完成电路全部设计后，通过系统实验箱下载验证设计课题的正确性。二、设计思路设计制作一个竞赛抢答器,每组受控于一个抢答开关,分别为S1, S2, S3, S4,低
2、电平表示抢答有效；设置主持人控制键K,用于控制整个系统清0 和抢答有效控制,按下复位键时, K=0,系统清零；抬起复位键时,K=1,抢答开始；系统具有第一抢答信号鉴别和锁存功能。在主持人将系统复位并使抢答有效开始后,第一抢答者按下抢答按钮,对应的输入引脚接低电位0,电路应记忆下第一抢答者的组别,并封锁其他各组的按钮,即其他任何一组按键都不会使电路响应；系统以两种方式指示第一抢答者:其一是通过译码程序显示其组别号;其二是在第一抢答者产生时,蜂鸣器警示；设置违规电路单元,当抢答者在主持人按下复位清零按钮之前就已经按下抢答按钮时,则给出违规信号为高电平。对应组别的红色信号灯亮；当20秒倒计时后无人抢
3、答显示超时，并报警。系统设计框图如图1所示。 图1 整体设计框图三、VHDL程序实现1、正常抢答程序及仿真此模块包括正常抢答第一信号鉴别和显示抢答台号，并发生声音提示。其中S1,S2,S3,S4为抢答按钮，当对应的按钮信号为0时表示有抢答信号；K为主持人按钮，按下复位键K时, K=0,系统清零；抬起复位键时,K=1,抢答开始；G为报警信号。其VHDL源程序如下： library ieee;use ieee.std_logic_1164.all;use ieee. std_logic_arith.all;use ieee. std_logic_unsigned.all;-entity qiang
4、da is port( S1,S2,S3,S4 : in std_logic; -输入：表示4个人，为0表示有抢答 K : in std_logic; -主持人抢答开始键 G : out std_logic; -报警信号 ledag : out std_logic_vector (6 downto 0); Dout : out std_logic_vector(3 downto 0) ); -抢答结果显示 end qiangda;-architecture behave of qiangda is signal Enable_Flag : std_logic;-允许抢答控制变量，为1表示允许抢
5、答 signal S : std_logic_vector(3 downto 0); signal D : std_logic_vector(3 downto 0); begin process(S1,S2,S3,S4,K) -允许抢答控制 begin S=S1&S2&S3&S4; If (K=1) then Enable_Flag=1; elsif(S/=1111) then Enable_Flag=0; end if; end process; process(S1,S2,S3,S4,K) -抢答结果显示 begin if(K=0) then D=0000; Elsif (Enable_F
6、lag=1) then if(S1=0) then D(0)=1; G=0; elsif(S2=0) then D(1)=1; G=0; elsif(S3=0) then D(2)=1; G=0; elsif(S4=0) then D(3)=1; G=0; end if; doutledagledagledagledagledagledag=0000000; end case; end process; end behave;以上VHDL程序的系统框图如图2所示。图2 抢答部分框图通过MAX+PLUS软件仿真结果如图3所示。从图中可看出S1和S2选手抢答情况，在K为高电平时，S1选手为低电平，
7、抢答成功，报警信号G为低电平，给出报警信号，同时七段数码管译码为06H，显示1。 图3 抢答部分仿真图2、抢答倒计时程序此模块为抢答20s倒计时程序，在主持人按下按钮K后此模块即开始工作，在20s倒计时完后会有声音提示，G为声音报警信号。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT ISPORT (CLK, Enable_Flag: IN STD_LOGIC; H,L: OUT STD_LOGIC_VECTOR (3 DOWNTO 0); G:OUT STD_LOGIC
8、); -声音报警END COUNT;ARCHITECTURE COUNT_ARC OF COUNT ISBEGINPROCESS (CLK, Enable_Flag)VARIABLE HH, LL: STD_LOGIC_VECTOR (3 DOWNTO 0);BEGINIF CLKEVENT AND CLK=1THENIF Enable_Flag=1THENIF LL=0 AND HH=0 THEN G=1;ELSIF LL=0 THEN LL: =1001; HH: =HH-1; ELSE LL: =LL-1;END IF;ELSE G=0; HH: =1001; LL: =1001;END
9、 IF;END IF;H=HH;L=LL;END PROCESS;END COUNT_ARC;其模块结构图如图4所示： 图4 倒计时结构图3、超前犯规抢答程序及仿真此模块为违规电路。当抢答者在主持人复位系统之前就已按下抢答按钮,即当RESET=0时,有抢答信号出现，则Y=11表示某组违规,当RESET = 1时,显示违规组别。其中K为主持人按钮，S1,S2,S3,S4为抢答按钮，R1,R2,R3,R4为对应组别犯规红色显示灯。其VHDL源程序如下: LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;
10、ENTITY wg ISPORT(K: IN std_logic;S1, S2, S3, S4: IN std_logic;R1, R2, R3, R4: OUT std_logic; -红色灯指示超前抢答台号y: OUT std_logic_VECTOR (1 DOWNTO 0) );END wg;ARCHITECTURE a OF wg ISSIGNAL TEMP1: STD_LOGIC;SIGNAL TEMP2: STD_LOGIC_VECTOR (1 DOWNTO 0);BEGINTEMP1=S1 OR S2 OR S3 OR S4 ;TEMP2YYYY=00; end case;if
11、(K=0) thenif(S1=0) then R1=0; elsif(S2=0) then R2=0; elsif(S3=0) then R3=0; elsif(S4=0) then R4=0; end if; end if; end process; END a;通过VHDL程序可生成其对应的框图如图5所示：图5犯规部分框图同样在MAX+PLUS环境下可得到其对应的仿真分析图如图6所示。从仿真分析可看出在为高电平前，S1按钮有超前抢答低电平出现，故Y=11表示有超前抢答产生，同时R1为低电平，对应S1选手的红灯亮，指示其违规抢答。 图6 犯规模块仿真图四、总结由以上描述及仿真结果可知，本次抢答器的设计在理论上基本上满足了设计任务的要求。通过这次课程设计的实践，弥补了平时仅仅学习理论知识的不足，在实践中发现了许多问题，这些问题的解决，加深了对所学知识的理解，收获颇丰。在FPGA试验箱上下载运行了正常抢答部分程序，能够正常抢答和显示报警功能。此部分的引脚分配图如图7所示：由于是我的第一次系统设计电路，虽然参照了一些电路程序，毕竟掌握水平有限，在设计成的交通灯中可能存在着一些问题和不足，希望老师给予指正。图7 引脚分配图