《实验4：同步计数器及其应用实验报告.doc》由会员分享，可在线阅读，更多相关《实验4：同步计数器及其应用实验报告.doc（3页珍藏版）》请在三一文库上搜索。
1、实验4：同步计数器及其应用实验报告一、 实验目的1、了解可编程数字系统设计的流程2、掌握Quartus II 软件的使用方法3、掌握原理图输入方式设计数字系统的方法和流程4、掌握74LS161同步16进制计数器的特点及其应用二、 实验设备1、计算机：Quartus II 软件2、Altera DE0 多媒体开发平台 3、集成电路： 74LS104、集成电路：74LS161 三、 实验内容1、 74LS161逻辑功能的测试2、用74LS161实现12进制计数（异步清零） 3、用74LS161实现12进制计数（同步置数） 四、 实验原理74LS1611、 74LS161：异步清零、同步置数四位二进
2、制计数器 2、引脚的定义：使用74161实现16进制和12进制1) 首先使用quartus软件建立原理图，首先实现16进制，所以只需要将需要的输入输出接到相应的引脚上，其中需要注意的是我们需要让这个板子开始工作，所以需要将T和P引脚接响应的高电压，然后将cp信号接入相应的输入；q0q1q2q3接到相应的输出就可以了，然后编译。现在在建立波形文件完成仿真，通过仿真结果就可以看到自己的电路是否正确。最后一步就是实现在FPGA上的应用，我们需要做的就是给原来的 原理图分配相应的引脚，然后重新编译后，插入线就可以看到仿真结果了。2) 12进制可以采取两种方式，也就是同步置数和异步清零两种方式，我使用的异步清零，从而只需要对q0q1q2q3在12的时候执行清零的动作就可以了，也就是加一个而输入的与非门就可以了。五、 实验结果