《数电实验报告半加全加器.doc》由会员分享，可在线阅读，更多相关《数电实验报告半加全加器.doc（4页珍藏版）》请在三一文库上搜索。
1、实验二 半加/减器与全加/减器一、实验目的：（1）掌握全加器和半加器的逻辑功能。（2）熟悉集成加法器的使用方法。（3）了解算术运算电路的结构。二、实验设备：1、74LS00（二输入端四与非门）2、74LS86（二输入端四异或门）3、数字电路实验箱、导线若干。(74LS00引脚图)（74LS86引脚图）三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。A表示被加数，B表示加数，S表示半加和，Co 表示向高位的进位。全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。四、实验内容：用74LS00和74LS86实现半加器、全加器的逻辑电路功能。（一）半加器
2、、半减器M=0时实现半加，M=1时实现半减，真值表如下：功能MABSC半加00000001100101001101半减10000101111101011100(半加器图形符号)2、(1)S真值表： MAB000111100011011001(2)C真值表： MAB000111100000010101（2） 全加器、全减器M=0实现全加，M=1实现全减,真值表和图形符号如下:MABS000000000110001010001101010010010101011001011111100000100110101010101101110010110101111001111111 五、实验结果半加器： 全加器： 其中，为了方便，以下用C表示则 六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。实验过程中，我认识到了在利用给定的电子元件进行实验设计来实现某一种或多种功能时，对电路的化简非常重要，而且要符合给定元件的限定条件，只有将电路化简成为能够与给定元件相符的情况下才能达到实验目的。化简电路和连接电路需要注意细节，这就需要我们熟练掌握各类化简方式，保持清晰的思路；同样，错综复杂的电线容易让人眼花缭乱，这就需要高度的注意力与逻辑分析能力。