《数字钟设计指导书.doc》由会员分享，可在线阅读，更多相关《数字钟设计指导书.doc（5页珍藏版）》请在三一文库上搜索。
1、山东理工大学电气与电子工程学院课程设计指导书（数字钟设计）课 程 名 称：数字电子技术课程设计专 业： 系（教研室）： 电工电子教研室 年月日一、目的、任务1.巩固和加深学生对电子电路基本知识的理解，提高他们综合运用本课程所学知识的能力。2.培养学生根据课题需要选学参考书籍,查阅手册、图表和文献资料的自学能力。通过独立思考，深入钻研有关问题，学会自己分析并解决问题的方法。3.通过电路方案的分析、论证和比较，设计计算和选取元器件初步掌握简单实用电路的分析方法和工程设计方法。4.了解与课题有关的电子电路以及元器件的工程技术规范，能按设计任务书的要求，完成设计任务，编写设计说明书，正确地反映设计与实
2、验的成果，正确地绘制电路图等。5.培养严肃、认真的工作作风和科学态度。通过课程设计实践，帮助学生逐步建立正确的生产观点、经济观点和全局观点。二、设计内容1设计题目：数字钟设计2设计指标：（1）设计一个具有“时”、“分”、“秒”的十进制显示计时器,要求为24小时循环；（2）具有校时、校分、校秒功能； （3）用集成电路组件实现； （4）给定条件:直流电源任意；晶振频率100KHZ或32768HZ 。选作：整点报时。在59分51秒、53秒、55秒、57秒、输出750Hz音频信号，在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。三、主要关键技术的分析数字钟的组成如
3、下图所示1振荡器由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。数字钟应具有标准的时间源，用它产生频率稳定的1HZ脉冲信号，称为秒脉冲，因此振荡器是计时器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。故在设计电路时一定要根据需要，设计出最佳电路。如果精度要求不高，也可采用集成电路555定时器与RC组成多谐振荡器。2分频器由于石英晶体振荡器产生的频率很高
4、，要得到秒脉冲，需要用分频电路。3计数器获得秒脉冲信号后，可根据60秒为一分，60分为一小时，24小时为一天的计数规律。因此 计数器由“秒”计数器电路与“分”计数器电路和“时”计数器电路组成，“秒”、“分”计数器为60进制，时计数器为24进制。4译码和显示电路译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。用七段发光二极管来显示译码器输出的数字，显示器有两种；共阳极或共阴极显示5校时电路 校时电路的作用是当计时器刚接通电源或走时出现误差时，实现对“时”、“分”、“秒”的校准。在电路中设有正常计时和校时位置。四、设计（研究）步骤选择总体方案设计单元电路选择元器件计算参数画总体电
5、路图初稿审 图实 验画正式的总体电路图五、时间安排（1）星期一上午首先由教师讲解课程设计的基本步骤、数字电子电路的设计方法、主要元器件的类型及选择方法、注意事项等等，然后布置设计任务，下达设计任务书。（2）星期一下午 学生查阅资料，确定数字钟的总体方案。（3）星期二 单元电路的设计。（4）星期三 对电路进行计算机分析和设计（5）星期四 写总结报告即设计说明书和绘电路图（6）星期五进行设计总结，采用主动申请答辩、点名答辩和教师讲评等手段进行设计总结。六、解决思路和方案比较 首先确定数字钟的总体方案，进行单元电路的设计，各单元电路的解决思路和方案比较：1.确定石英晶体振荡电路为了获得频率稳定的时基
6、脉冲，以减少误差，采用石英晶体振荡器，本设计已给定晶振频率100KHZ或32768HZ，石英晶体振荡电路可选的方案很多，可查阅参考文献。2多级分频电路的组成由于本设计已给定晶振频率100KHZ或32768HZ，如选用石英晶体振荡电路产生的是100KHZ的信号，要得到秒脉冲，需要对此信号进行105分频，可选用五级十分频来实现，可选用五个十进制计数器通过级联来实现。十进制计数器的集成电路很多，可采取74LS160、74LS290等，也可查阅手册。如选用的石英晶体振荡电路产生的是32768HZ的信号，需要经过十五级二分频电路，便可得到频率为1Hz的秒脉冲信号。可选用二进制计数器如74LS161，也可
7、选用两片8位的二进制计数器74LS867通过级联来实现.方案很多，可以通过比较来选择。3计数器电路的设计（1）60进制计数器电路的设计：可采用的集成电路很多，如74Ls160，74Ls161；74ls290等，可以查手册来选择。如采用两片中规模集成电路74Ls160，可利用74Ls160异步清零端通过反馈归零的方法来实现，也可以利用74Ls160同步置数端用置数法来实现. 方案很多，可以通过比较来选择。（2）24进制计数器电路的设计：也可用反馈归零或置数法来实现。4设计译码和显示电路译码和显示电路是将“秒”；“分”；“时” 计数器中每块集成电路的输出状态（8421代码）翻译成七段数码管能显示十
8、进制数所要求的电信号，然后经数码管，把相应的数字显示出来。译码器可采取74LS48（可驱动共阴极数码管）；74LS247（可驱动共阳极数码管）, 74LS48的输入端和计数器对应的输出端相连,74LS48的输出端和七段显示器的对应段相连.5校时电路 校时电路可以采用手动校时或自动校时，如自动校时，（以校分为例）当把开关打到校分时，分计数器的计数脉冲CP不是接到秒计数器的输出,而是直接接到分频电路的输出的标准的秒信号上，使得分计数器进行快速的计数，而达到自动校分的目的。可用门电路或触发器实现。七、成绩评定1. 理论设计与总结报告内容（1） 方案论证；（2） 电路工作原理分析；（3） 单元电路设计计算；（4） 元器件的选择；（5） 总电路工作原理分析；（6） 画出总电路图，写出设计工作总结，写出设计说明书。其中：设计说明书占总分30%，电路总图占总分20%。2. 答辩成绩占总分20%。3. EWB软件仿真成绩占总分10%。4. 平时成绩占总分10%。5. 整机电路运行正常。