《7月全国自考计算机组成原理试题及答案解析.docx》由会员分享，可在线阅读，更多相关《7月全国自考计算机组成原理试题及答案解析.docx（6页珍藏版）》请在三一文库上搜索。
1、精品自学考试资料推荐全国 2018 年 7 月计算机组成原理试题课程代码： 02318一、单项选择题（本大题共15 小题，每小题1 分，共 15 分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1.若二进制数为10110.11，则相应的十进制数为（）A.22.75B.22.5C.21.5D.22.32.某机字长为16 位，含一位数符，用补码表示，则定点小数所能表示的绝对值最大的负数为（）A.-(1-2 -15)B.-(1-2 -16)C.-2 -15D.-13.若 X 补 =1.1011，则 -X 补 =（）A.1.0101B.1.
2、1011C.0.0101D.0.10114.规格化后尾数的最高数位为1 的原浮点数是（）A. 所有浮点数B.正浮点数C.负浮点数D.阶码以2 为底的正数5.在进行布斯补码一位乘法时，若相邻两位乘数yi yi+1 为 10 时，完成的操作是（）A. 减 yB.加 xC.减 xD.加 y6.静态存储器的特点是（）A. 写入的信息静止不变B.在电源正常情况下，写入的信息能长期保持不变C.只读不写，因而信息不再变化D.停电后，信息仍能长久保持不变7.选择 Cache 替换算法的主要依据是（）A. 采用何种地址映象方式B.采用何种写入方法C.Cache 使用的器件D.Cache 的访问命中率8.在存储器
3、堆栈中，若堆栈从地址大的位置向地址小的位置生成，栈底地址为A ，SP 初值为 A+1 ，则堆栈压栈操作是（）A. 将 SP 的值加 1，然后将数据写入堆栈B. 将 SP 的值减 1，然后将数据写入堆栈C.向 SP 所指的存储位置写入数据D. 向栈底写入数据9.为了缩短指令中某个地址段的位数，有效的方法是（）A. 采用立即寻址B. 采用直接寻址C.采用存储器间接寻址D. 采用寄存器寻址1精品自学考试资料推荐10.构成中央处理器的两个主要部分是（）A. 控制器和寄存器B.控制器和运算器C.运算器和寄存器D.控制器和存储器11.微程序控制采用（）A. 硬连线逻辑实现B.组合逻辑电路实现C.存储逻辑实
4、现D.时序电路实现12.下列说法中正确的是（）A. 串行总线一般用于短距离数据传输，并行总线主要用于低速数据传输B. 串行总线一般用于短距离数据传输，并行总线主要用于高速数据传输C.串行总线一般用于长距离数据传输，并行总线主要用于高速数据传输D. 串行总线一般用于长距离数据传输，并行总线主要用于低速数据传输13.获得总线控制权的设备称为（）A. 总线控制器B.总线主设备C.总线裁决器D.总线从设备14.计算机中的声卡是（）A. 纯输入接口B.纯输出接口C.输入输出接口D.非接口部件15.在计算硬盘的平均访问时间时，不包括（）A. 平均寻道时间B.平均旋转延迟时间C.控制延时D.串并转换时间二、
5、填空题（本大题共5 小题，每小题2 分，共10 分）请在每小题的空格中填上正确答案。错填、不填均无分。16.计算机的输入输出通道一般可分为选择通道、_和 _等三种类型。17.从基本工作原理上可以将控制器分为_ 和 _两种类型。18.计算机总线的信息传输方式有并行传输、_、 _ 和消息传输。19.在微程序控制器中，存放微指令的专用存储器称为_，一般用 _实现。20.在常用的磁盘记录方式中，具有自同步能力的方式有调相制、_和 _等方式。三、名词解释题（本大题共5 小题，每小题 2 分，共 10 分）21.软中断22.全双工总线23.指令周期24.原码25.存储器四、简答题（本大题共6 小题，每小题
6、5 分，共30 分）26.动态存储器（ DRAM ）依靠什么存储信息？何为存“1”？何为存“ 0”？为什么称为“动态”存储器？27.在指令中常用哪些办法来表明其寻址方式？各有何优缺点？28.为什么连接到总线的所有部件的输出控制信号中，不能有两个同时为有效信号？29.何谓同步通信方式？它用在什么场合？2精品自学考试资料推荐30.何谓向量中断？有何优点和缺点？31.在 DMA 预处理（初始化）时，向磁盘接口送出的寻址信息一般有哪几项？五、计算题（本大题共1 小题， 10 分）32.用原码一位除法的恢复余数法进行7 3 运算。要求写出每一步运算过程及运算结果。六、设计题（本大题共2 小题，第33 小
7、题 15分，第 34 小题 10 分，共 25 分）33.用 4K 4 位 /片的 RAM 存储器芯片设计一个16K 8 位的存储器，地址总线 A A（低），双向数据总150线 D 70W是读写控制信号。试画出存储器逻辑图，注明各种信号线，列出片选逻辑式。D（低）， R/34.单总线 CPU 结构如下图所示，其中有运算部件ALU 、寄存器 Y 和 Z、通用寄存器R0R3、指令寄存器IR 、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 DMR 等部件。试拟出 CPU 读取并执行 ADDR0，（ R1）加法指令的流程，其中R0 表示目的寻址是寄存器寻址， （ R1）表示源寻址为寄存器间址。3