《超大规模集成电路秋段成华老师第三次作业.docx》由会员分享，可在线阅读，更多相关《超大规模集成电路秋段成华老师第三次作业.docx（9页珍藏版）》请在三一文库上搜索。
1、最新资料推荐Assignment 31. Using HSPICE and TSMC 0.18 mCMOS technology model with 1.8 V power supply, plot the subthreshold current I DSUB versus VBS, and the saturation current IDSAT versus VBS for an NMOS device with W=400 nm and L=200 nm. Specify the range for VBS as 0 to 2.0 V. Explain the results.IDS
2、UB和VBS的图如下图所示IDSAT versus VBS如下图所示：从图中可以看出，随着 V BS的增加 I DS在逐渐减小，其中亚阈值区域电流越来越接近 0，从而使得 NMOS 的阈值电压上升， 原先的阈值电压出在亚阈值趋于应有电流，但是现在已经没有了。这主要是因为当在源与体之间加上一个衬底偏置电压 VSB时，使得源极与衬底之间形成的寄生二极管正向导通， 产生一个漏电流，使得 I DS减小。同时，它使强反型所要求的表面电势增加并且变为,从而使得 NMOS 导通所需要的阈值电压增大，验证了衬偏调制效应。阈值电压比没有衬偏的大。1最新资料推荐* SPICE INPUT FILE: proble
3、m.sp ID-VBS.param Supply=1.8 * Set value of Vdd.libC:synopsysHspice_A-2007.09tsmc018mm018.l TT * Set 0.18um library.opt scale=0.1u* Set lambda*.model pch PMOS level=49 version=3.1*.model nch NMOS level=49 version=3.1mn Vdd gaten Gnd bn nch l=2 w=4 ad=20 pd=4 as=20 ps=4Vdd Vdd 0 SupplyVgsngaten Gnddc
4、VbsnbnGnddc.dc Vbsn 0 -2 -0.05Vgsn 0.6 1.8 0.2.printdcI1(mn).end2.Using HSPICE and TSMC 0.18 um CMOS technology model with 1.8 V power supply, plot log IDS versus VGS while varying VDS for an NMOS device with L=200 nm, W=800 nm and a PMOS with L=200 nm, W= 2 m. Explain the results.图中红线表示 NMOS 的I DS对
5、V GS的曲线，从图中可以看出， 随着 V GS的增大 I DS 的电流先为 0，到后来逐渐增大，最后 IDS对 V GS的关系接近一个线性变化，且 NMOS 的导通电压约为 0.43V，当 V GS=0.43V的时候 NMOS 导通。从图中可以看出，随着 V DS的增大，相同 V GS下IDS在逐渐大，且增大比例越来越小，最后IDS基本达到一个恒定值， 约为 475uA。图中黄线表示 PMOS的I DS对V GS的曲线，从图中可以看出， 随着 -V GS的增大 IDS的电流先为 0，到后来逐渐增大， 最后 I DS 对 VGS的关系接近一个线性变化，且 PMOS的导通电压约为 -0.45V，
6、当VGS=-0.45V的时候 PMOS导通。从图中可以看出，随着 -V DS的增大，相同 V GS 下 IDS在逐渐大，且增大比例越来越小，最后 I DS基本达到一个恒定值，约为2最新资料推荐428uA。* SPICE INPUT FILE: Bsim3demo1.sp ID-VDS.param Supply=1.8 * Set value of Vdd.libC:synopsysHspice_A-2007.09tsmc018mm018.l TT * Set 0.18um library.opt scale=0.1u* Set lambda*.model pch PMOS level=49 v
7、ersion=3.1*.model nch NMOS level=49 version=3.1mn drainn gaten Gnd Gnd nchl=2 w=8 ad=40 pd=8 as=40 ps=8mp drainp gatep Vdd Vdd pch l=2 w=20 ad=100 pd=20 as=100 ps=20Vdd Vdd 0 SupplyVgsngaten0dcVdsndrainn0dcVgspVdd gatepdcVdspVdd drainpdc.dc Vgsp 0 Supply Supply/40 Vdsp0 Supply Supply/10.dc Vgsn 0 Su
8、pply Supply/40 Vdsn0 Supply Supply/10.printdcI1(mp).printdcI1(mn).end3. The figure below shows two implementations of MOS inverters. The first inverter uses only NMOS transistors and M2 acts as， a pull-up (or load) device with W/L = 0.3 m /0.2 m.a. Show the pull-up device in the first case is in sat
9、uration or cutoff during normal operation.b. Use HSPICE to obtain the two VTCs. For TMSC 0.18 mCMOS technology, the source/drain extensions Y(D /YS) are 0.5mfor the PMOS.c. Find VOH, VOL, VIH , VIL , VM, NML and NMH for each inverter and comment on3最新资料推荐the results. How can you increase the noise m
10、argins and reduce the undefined region?d. Comment on the differences in the VTCs, robustness, and regeneration of each inverter.a.对于 M2 的NMOS 管来说，,当,所以则始终成立， NMOS 如果工作，始终工作在饱和区，增大到 1.8V-M2管截至，所以M2管要么处于饱和区， 要么截至。,b.第一个电路的 VTC 图：* SPICE INPUT FILE: Bsim3demo1.sp ID-VDS.param Supply=1.8 * Set value of
11、Vdd.lib C:synopsysHspice_A-2007.09tsmc018mm018.l TT * Set 0.18um library.opt scale=0.1u* Set lambda*.model pch PMOS level=49 version=3.1*.model nch NMOS level=49 version=3.1.options list node post measout4最新资料推荐mnVout Vin 0 0 nchl=2 w=6 ad=30 pd=6 as=30 ps=6mn1 VddVdd Vout 0 nchl=2 w=3 ad=15 pd=3 as
12、=15 ps=3Vdd Vdd0 SupplyVgsnVin 0 dc.dc Vgsn Supply 0 Supply/40.op.printV(Vout).end第二个电路的 VTC 图：* SPICE INPUT FILE: Bsim3demo1.sp ID-VDS.param Supply=1.8 * Set value of Vdd.lib C:synopsysHspice_A-2007.09tsmc018mm018.l TT * Set 0.18um library5最新资料推荐.opt scale=0.1u* Set lambda*.model pch PMOS level=49
13、version=3.1*.model nch NMOS level=49 version=3.1.options list node post measoutmnVout Vin Gnd Gnd nchl=2 w=3 ad=15 pd=3 as=15 ps=3mpVout Vin Vdd Vdd pchl=2 w=6 ad=30 pd=6 as=30 ps=6Vdd Vdd0 SupplyVin Vin 0 dc.dc Vin 0 Supply Supply/40.op.printV(Vout).endc.第一个图、第二个图、。如果要增大反相器的噪声容限，减小中间的没有定义趋于的范围， 那我们
14、需要减小 V M 处的斜率g，即使得增大，由于与V M成反比，所以我们要减小 V M ,由于，所以我们可以通过减小 VDD来减小 V但是V DD不能太小，会使器M ,件的稳定型变差，同时由于亚阈值导通，反而会使噪声容限减小。同时，我们也可以通过调节 NMOS 和PMOS的宽度之比来得到一个 r值使得 最小，改善噪声容，不如增大 W P/W N的比值，设计不对称结构的反相器。d 从图中可以看出 VTC 曲线、鲁棒性以及再生性都是第二种反相器好，且第二种反相器输出电压范围大，带负载能力强，逻辑状态稳定。对比两种反相器的 VTC 可以发现，第一种反相器中间的没有定义区域的范围大，且该区域的增益略大于一，如果一个偏离额定值的电压加在该反相器上，则该信号即使能收敛至额定信号值，收敛速度也比较慢，再生性比第二种差。另外第一种反相器的噪声容限相较于第二种反相器的噪声容限低很多， 即意味着第一种反相器的抗干扰能力较第二种差很多，鲁棒性差。6