《北邮数字逻辑期中试题及参考答案.docx》由会员分享，可在线阅读，更多相关《北邮数字逻辑期中试题及参考答案.docx（18页珍藏版）》请在三一文库上搜索。
1、;北京邮电大学数字电路与逻辑设计期中考试试题2015.4.11班级姓名班内序号题号一二三四五六七八总成绩分数201210101020108得分注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题 1 分，共 20 分）判断（填 或 ）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1ECL逻辑门与 TTL门相比，主要优点是抗干扰能力强。 （ ）2CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“ 1”。( )3. 若对 4 位二进制码 (B3B2 B1B0 ) 进行奇校验编码，则校验位
2、C= B3 B2 B1 B0 1。（ ）4. 根据表 1-1 ，用 CMOS4000系列的逻辑门驱动 TTL74 系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（）5. 根据表 1-1 ，用 CMOS4000系列的逻辑门驱动 TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（）表 1-1 常用的 TTL 和 CMOS门的典型参数.;6当 ij 时，必有两个最小项之和mi +m j0 。（）7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。 （）8. 逻辑函数的表达式是不唯一的， 但其标准的最小项之和的表达式是唯一的。（
3、）9用数据分配器加上门电路可以实现任意的逻辑函数。 （ ）10. 格雷 BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（）11关于函数 FACBCDABgC ，下列说法中正确的有B。A. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项ABD 和 ACD 进行消除；C. 存在静态功能冒险，需要加冗余项ABD 和 ACD 进行消除；D. 当输入 ABCD从 0001 0100 变化时存在静态逻辑冒险。12. 逻辑函数 F=AB 和 G=AB 满足关系D。A. FGB. FG0C. F gG1D. FG e 013. 若 逻 辑 函 数 F (A, B, C )m(1
4、,2,3,6) , G( A, B, C)m(0,2,3,4,5,7) , 则F ?GA。A. m2m3B.1C. ABD. AB14. 若 干 个 具 有 三 态 输 出 的 电 路 输 出 端 接 到 一 点 工 作 时 ， 必 须 保证B。A. 任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。B. 任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。C. 任何时刻至少有一个电路处于高阻态，其余应处于工作态。D. 任何时刻至少有一个电路处于工作态，其余应处于高阻态。15可以用来传输连续变化的模拟信号的电路是D。A. 三态输出的门电路。；B.漏极开路的 CMOS门电路；C. EC
5、L 门电路；D. CMOS传输门16逻辑表达式 F( ABC ) D E B 的对偶式为B。.;A F( A B C ) D E BB.C. F( A B ) C D E BD.17下列说法中正确的是 D。F( ABCD )EBF( ABC ) DE BA三态门的输出端可以直接并联，实现线或逻辑功能。B. OC 门的输出端可以直接并联，实现线或逻辑功能。COD门的输出端可以直接并联，实现线或逻辑功能。DECL门的输出端可以直接并联，实现线或逻辑功能。18某集成电路芯片，查手册知其最大输出低电平 UOLmax=0.5V，最大输入低电平 UILmax=0.8V，最小输出高电平 UOHmin=2.7
6、V，最小输入高电平 UIHmin =2.0V，则其低电平噪声容限UNL 和高电平噪声容限UNH分别是C。A. 1.5V 、2.2VB.2.2V、1.2VC. 0.3V、0.7VD.1.9V、1.5V19下列说法中不属于组合电路的特点的是C。A. 组合电路由逻辑门构成；B. 组合电路不含记忆存储单元；C. 组合电路的输出到输入有反馈回路；D. 任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。20在图 1-1 的 CMOS 门电路中，输出为高电平的有D。1=1F11&F21&F41&F30VDD1EN5KA.B.C.D.图 1-1答案汇总：12345678910111213141
7、51617181920BDABDBDCCD二、（共 12 分）器件的内部电路如图 2-1 所示，A ，B 为输入， F 为输出。（1），写出 L、M 、 N、O、F 点与输入 A 、B 间的相对逻辑关系表达式。 （ 2），画出该器件的符号。解：.;（ 1）L=ABM=CDVCCNABCDO ABCDR1AR2R4NT3ALFNO ABCDT1 ABT2AT2BD3（10 分）D1D1FR1BCMOT4T1BDR3D2D 2图 2-1（ 2）（2 分）三、（10 分) 请用最少的或非门设计一个检出8421BCD码能被 4 整除的逻辑电路（输入变量为ABCD，且提供反变量）：（ 1）根据功能需求完
8、成表3-1 真值表的填写；（ 2）并写出该函数的标准与或表达式（使用；F形式）；（ 3）将真值表填入图 3-1 的卡诺图，并用卡诺图法简化为最简或与式；（ 4）用或非门实现该函数，画出逻辑图。表 3-1输入输出A B C DF.;ABCD0001111000011110图 3-1解 ：真值表（ 2 分）输入输出ABCDF0000100010001000011001001.;0101001100011101000110010101010111100110111101111Fm(0,4,8)(10,11,12,13,14,15)（2 分）AB011110CD00001110100011001000
9、（ 2 分）FD C （2 分）CD1F（ 2 分）四、（10 分）请用代数法化简函数FABAB( ABDCDE e F ) 为最简与或表达式，画出实现此逻辑函数的最简CMOS电路。.;解：FABAB ( ABDCDE e F )ABABAB ( ABDCDE e F )BABABA B（化简 8 分，图 2 分）五、（10 分） TTL 门构成的电路如图5-1 所示，请给电阻 RL 选择合适的阻值。已知 OC 门输出管截止时的漏电流为I ，门输出管导通时允许的OH=200 A OC最大负载电流为 IOLmax =16mA；负载门的低电平输入电流为I IL=1mA ，高电平输入电流为 I IH
10、A，VCC=5V，要求OC门的输出高电平VOH3.0V，=40输出低电平 V OL0.4V 。VCC 解：RLG1V CCVOH minV CCVOLAGRLRL&3nI OHmI IHIOL maxm I ILBF“ 1”n=2m=7m=4CG2G4RLVCC VOH min532.94K&DnI OHmI IH20.270.04G5RLVCC VOL50.40.38 K1I OL maxm I IL1641图 5-1（ 5 分/个）六、（20 分）求函数 F=（ A+B）（ B+C）（ A+C）的标准与或表达式，并分别用译码器 74LS138（输出低电平有效，功能表见 6-1 ）、数据选择
11、器 75LS153（功能表见 6-2 ）、数据分配器 74LS155（功能表见 6-3 ）和最少的门电路实现此函数（输入不提供反变量，在图6-1 所给的符号图上完成 )。SASBSCA2A1A0 Y 0Y1Y 2Y3Y4Y 5Y 6Y7表 6-174LS138功 能 表01 1 1 111 11表6-211111111174LS153STA1A 0D3-D010000 011 111 11功能表10001 101 111 11110010 110 111 11000D3-D0.10011 111 011 11001D3-D010100 111 101 1110101 111 110 11010
12、D3-D010110 111 111 01011D3-D010111 111 111 10Y0D0D1D2D3;表 6-3 74LS155 功能表1STA1A01F01F11F21F32 ST1A002F12F22F301111A2F111111001D1110002D11110111D1100112D11110111D1010112D11111111D0111112DY0 Y1 Y2 Y3 Y4Y5 Y6 Y7Y1Y21F01F 1 1F2 1F32F0 2 F1 2F2 2F374LS15374LS15574LS138EN&T0123T0123AA1A2SASSA0 A1D D D DS
13、DDD DA0A1 1ST2 ST 2DS 11112222 21D0BC1CBAC BCB图 6-1解：F=（A+B ）（ B+C）（A+C ）= AB C ABC ABC ABC=m（3，5， 6，7）（2 分）FF&F1F01F 1 1F2 1F3 2 F02F1 2 F2 2F3Y1Y274LS155Y0 Y1 Y2 Y3YY5 Y6 Y774LS1534EN3A0A11ST2ST 2D74LS138T0123T0121DAADDD DS D D D DS12 2222&011111A0A1A2SA SB SCCB00CB00A A11ACBA100（18 分）.;七、（10 分）逻辑
14、函数 F ( A, B, C , D )ABDACD AB CD 。已知该函数的约束条件为 A B CABCD0 ， （ 1）将逻辑函数及约束条件填入图7-1 ，利用卡诺图将函数化简为最简与或表达式； （ 2）将逻辑函数及约束条件填入图7-2 ，利用卡诺图简化为最简与或非表达式。AB00 01 1110AB0111 10CDCD 000000010111111010图 7-1图 7-2解：（ 1）AB011110CD00001010100110000101100（2 分）F A D B C D （3 分）（ 2）.;AB00011110CD001010100110000101100（ 2 分）
15、FABACD （3 分）八、（8 分）由四位数码比较器 7485( 功能表见表 8-1) 和四位加法器 74283 构成的电路如图 8-1 所示，若输入为 2421BCD码，（1）在真值表 8-2 中完成输出的填写；（2）说明该电路完成什么编码的转换。表 8-1 7485 的功能表比较输入级联输入输出a3 b 3a2 b 2a1 b 1a0 b 0G S E ABAb3100a3b2100a3=b3a2b1100a3=b3a2=b2a1b0100a3=b3a2=b2a1=b1a0 BI 00A=B1=0AB0b301b200 b10 b0图 8-1解：（ 1）（5 分）十进2421BCD码8421BCD码制数I 3I 2I 1I 0Y3 Y2Y1Y0000000000100010001200100010300110011401000100510110101611000110711010111811101000911111001（ 2） 2421BCD-8421BCD （ 3 分）A 3C3A 2A 1A 0321B3B20B1B0C-1Y3Y2Y1Y0.