《失效机制课件.ppt》由会员分享，可在线阅读，更多相关《失效机制课件.ppt（70页珍藏版）》请在三一文库上搜索。
1、,表面效应,退出,第四章 失效机制,确定退出本课件？,是,否,播放,电过应力,玷污,寄生效应,模拟电路版图的艺术,授课内容,电过应力,电子科技大学成都学院,模拟电路版图的艺术,电过应力：由对器件施加过大的电压 或是电流而引起的失效。,4.1.1静电泄放(ESD),静电泄放(ESD) 带静电荷物体与非带电导体接触时，带电体通过非带电体放 电称为静电放电(ESD)。, 常见的静电模型,一、人体模型,二、机器模型,三、充电器件模型,一、带电人体放电模型（HBM）,电荷转移到器件或通过器件 对地放电，这种放电形式用 人体模型(左图)描述。 放电主要形式为电弧放电 几百ns，数A至数十A 。,二、机器模
2、型 (MM),机器（例如机械手臂）本身累积了静电，当此机器去碰触IC时，该静电便经由IC的pin放电。 几百ns，数A。,三、带电器件的静电放电模型（CDM）,器件管脚与地接触，放电带电器件模型 放电过程中，各管脚存在差异，产生电热差，造成损伤 ，管脚与地电阻小，放电阈值小于人体模型。 几ns，数A。与IC摆放角度、位置和封装形式等有关，难 以模拟，标准未定。,ESD影响,静电泄放会引起几种电损伤： 介质击穿； 介质退化； 雪崩诱发结漏电； 蒸发金属层或是粉碎体硅。,保护措施,泄放静电； 对易损伤的管脚加装ESD保护结构；,更多ESD相关内容见 http:/www.esda.org http:
3、/www.ics.ee.nctu.edu.tw/mdker/ESD/index.html,4.1.2电迁徙,电迁徙：它是由于极高的电流密度引起的慢性损耗现象。,原因：当金属小条的电流密度达到5 A/cm 时就 会发生电迁徙效应，但在亚微米中有时几毫安就可以发生电迁徙。,现象：使得金属原子在导体中发生位移 ，并在相邻的晶粒间形成空隙。金属条体产生突出物，称为小丘；尖锐点突出，称为“树枝”。,保护措施,(1)设计 合理进行电路版图设计及热设计。 (2)工艺 减少膜损伤，选择合适晶粒尺寸，使台 阶处覆盖良好。 (3)多层结构 采用以金为基的多层金属化层形成 良好欧姆接触。 (4)覆盖介质膜 抑制表面
4、扩散，压强效应和热沉 效应的综合影响，延长铝条的中 位寿命。,保护措施,(5)改善工艺，在铝金属中掺入0.5%4%铜，以增强抵抗电迁徙的能力。,4.1.3介质击穿,栅氧化层中的隧穿机制： (A)直接电子隧穿 (B)陷阱助隧穿 (C) Fowler-Nordheim隧穿,载流子穿越势垒的过程，隧穿率距离增大而减少，而隧穿距离限制在45埃左右。,Fowler-Nordheim隧穿,Nordheim隧穿会使得介质层的质量逐渐退化，并漏电，产生的电流称为场致漏电流，如果该介质持续的处在强电场中，场致漏电流可导致严重的失效。,保护措施,避免过强的电场。 采用OVST准备(过压应力测试)。 采用N+扩散和
5、NBL都能提高栅氧完整性。,4.1.4天线效应,在芯片生产过程中，暴露的金属线或者多晶硅等导体，就像是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。,保护措施,常见的保护措施有： 一、跳线法。,保护措施,二、添加“天线”器件；给“天线”加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。,三、插入缓冲器，切断长线来消除天线效应。,授课
6、内容,玷污,电子科技大学成都学院,模拟电路版图的艺术,4.2玷污,是由于芯片在制造过程中，或是在使用中，被污染物污染，或是沿着金属管脚与塑封的界面渗入污染芯片。,4.2.1干法腐蚀,在潮湿的环境中，铝金属系统被离子污染物腐蚀（磷酸、卤素离子等）。 最终导致电路开路失效。,保护措施,添加电路保护层； 减少保护层中开孔的数目和大小。,4.2.2可动离子玷污,大多数污染物在室温中被束缚在氧化物大分子中无法移动，但是碱金属在室温中可以在二氧化硅中自由移动，称为可动离子玷污，钠离子就是其中之一。 影响：可动离子玷污使得器件的阈值电压缓慢漂移，最终导致电路参数超过限定值，会引起器件长期失效。,4.2.2可
7、动离子玷污,保护措施,减小在芯片制造过程中带入的污染物； 使用掺磷的多晶硅栅； 使用氮化硅或者是掺磷玻璃构成的保护层； 减少保护层开孔； 使用足量的划封。,授课内容,表面效应,电子科技大学成都学院,模拟电路版图的艺术,4.3表面效应,具有高强度的表面区域会向上的氧化层注入热载流子。表面电场还能诱生寄生沟道。这两种都发生在硅与氧化层之间的界面，因此统称为表面效应。,4.3.1热载流子注入,原因：由于硅表面有强电场，强电场产生热载流子具有足够能量进入氧化层，这种机制成为热载流子注入。,热载流子注入的影响,热载流子注入会导致阈值电压逐渐减少，这种阈值漂移减少了增强型NMOS晶体管的阈值电压，但是增大
8、了增强型PMOS晶体管的阈值电压。,保护措施,重新设计受影响的期间； 选择器件的工作条件； 改变器件的尺寸减少阈值电压漂移。 对偏压器件在200400C烘烤可复原。,4.3.2齐纳蠕变,原因：雪崩产生的部分热载流子注入到氧化物中，破坏硅-氢键，重新生产氧化层固定电荷。,保护措施,使用掩埋齐纳管； 使用场板。,4.3.4负偏置温度不稳定性,当栅极相对源极和背栅负偏时，会引起阈值电压发生漂移，在高温的情况下会加速该过程，因而称该机制为：负偏置温度不稳定性(NBTI). 当栅极相对源极和背栅正偏时，就会引起正偏置温度不稳定性（PTBI）。,保护措施,负偏置温度不稳定性： 在淀积多晶硅之前与空气隔绝；
9、 减少栅氧化层在潮湿空气的暴露时间； 正偏置温度不稳定性: 影响的问题不大； 简单的调整电路；,4.3.5寄生沟道和电荷分散,由于硅表面可能诱生寄生沟道，比如两个扩散区之间，两个阱之间等，都可能引起寄生沟道，即使很小的电流电路参数的偏移。,4.3.5寄生沟道和电荷分散,诱发沟道不仅只有导体下面才能，当有了合适的源区和漏区时，即使没有导体当栅极，沟道同样也能诱发，那么这种潜在的机制称为电荷分散。 静态电荷存在于绝缘界面，它们可以沿着绝缘体表面或是沿着两种不同的绝缘体之间的界面积累。有电场的情况下会在电场的作用下缓慢移动。,4.3.5寄生沟道和电荷分散,寄生沟道和电荷分散,对于电荷分散，在CMOS
10、工艺和标准双极工艺中，由于制造工艺等原因，标准双极工艺比CMOS工艺更容易受到影响。,保护措施,标准双极工艺 由于电荷分散效应，双极器件容易形成寄生PMOS沟道。,保护措施,插入沟道终止能阻止寄生沟道，但是无法阻止电荷分散； 插入场板既能阻止寄生沟道，又能阻止电荷分散。,保护措施,在两个场板之间的空隙仍能存在寄生沟道。 一、插入带有凸边的场板； 二、用沟道终止桥接场板的空隙；,保护措施,保证器件即使在最差的环境中也能正常工作，以提高器件的可靠性。,凸边,高压集电极,低压集电极,发射区场板,保护措施,CMOS和BICMOS工艺,对于PMOS，当多晶硅连线穿过N阱时，会诱生寄生沟道。,保护措施,对
11、于NMOS，如果高压连线通过轻掺杂P型外延层，那么寄生NMOS的源漏由邻近的N阱组成。,授课内容,寄生效应,电子科技大学成都学院,模拟电路版图的艺术,寄生效应,授课内容,在正常工作的电路中，通常还包括一些需要的电路元器件，包括反偏隔离结、不同扩散区和淀积层的电阻和电容。,4.4.1衬底去偏置,原因：当衬底有足够大的电流流动时，或是有更大的压降时，衬底去偏置则不容忽视，足量的偏置可能会引起一个或多个隔离结正偏，并向电路中注入少子。,4.4.1衬底去偏置,正偏PN结所需电压取决于：电流密度和温度。 标准双机工艺最小面积NPN晶体管集电极-衬底级的典型正偏电压,单个衬底电流注入源和单个衬底接触,保护
12、措施,尽量减少向衬底注入电流； 增大衬底接触面积，以减少纵向电阻；,4.4.2少子注入,隔离结依赖反偏来阻挡电流流动，耗尽区建立电场是用来排斥多子，但是却不能排斥少子，如果所有隔离结都正偏，就会想隔离区注入少子。,4.4.2少子注入,少子的注入会引起闩锁效应。诱发闩锁效应。它是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。,4.4.2少子注入,诱发闩锁效应有两种： 一种是：NMOS管的源极电位被拉到地电位一下，少子将注入到衬底里面，QN被开启，接着QP也开启，闩锁效应被激发。 另一种是：PMOS管的源极电位被拉到N阱以上；少子将注入到N阱里面，QP被开启，接着QN也开启，闩
13、锁效应被激发。,保护措施（衬底注入）,消除引起问题的正偏结； 增大器件间距； 增大掺杂浓度； 提供替代的集电极来消除少子。,保护措施（衬底注入）,通常采用做隔离环的方式吸收少子； 一、在P型区收集少子电子的收集电子保护环； 二、在N型区收集少子空穴的收集空穴保护环。,T1,T2,T3,保护环所屏蔽的 敏感模拟电路,代表性的两种收集电子保护环的剖面图,保护措施（交叉注入）,少子保护环可以防止一个器件注入空穴干扰同一隔离岛或阱中的其他器件，这种干扰成为交叉注入。 同一隔离岛内的两个或多个晶体管彼此之间可能受到影响。,保护措施（交叉注入）,P型棒,保护措施（交叉注入）,N型棒,4.4.3衬底效应,在介质隔离工艺中存在一个由衬底、BOX和表面硅组成的寄生mos管。 衬底和表面硅之间的电位差产生了可以是表面硅底部耗尽或增强电场衬底效应。,保护措施,一、去除晶圆背面氧化层； 二、将芯片与线框相连； 三、将芯片的焊盘与管脚相连； 向下键合 熔丝线框,THE END,退出,电子科技大学成都学院,谢谢大家！,