2020年7月浙江自考数字电路试题及答案解析.docx

上传人:苏美尔 文档编号:8694060 上传时间:2020-12-22 格式:DOCX 页数:8 大小:103.95KB
返回 下载 相关 举报
2020年7月浙江自考数字电路试题及答案解析.docx_第1页
第1页 / 共8页
2020年7月浙江自考数字电路试题及答案解析.docx_第2页
第2页 / 共8页
2020年7月浙江自考数字电路试题及答案解析.docx_第3页
第3页 / 共8页
2020年7月浙江自考数字电路试题及答案解析.docx_第4页
第4页 / 共8页
2020年7月浙江自考数字电路试题及答案解析.docx_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《2020年7月浙江自考数字电路试题及答案解析.docx》由会员分享,可在线阅读,更多相关《2020年7月浙江自考数字电路试题及答案解析.docx(8页珍藏版)》请在三一文库上搜索。

1、精品自学考 料推荐浙江省自考2018 年 7 月数字电路试题课程代码: 02344一、填空题 ( 本大题共 10 小题,每小题2 分,共 20 分 )请在每小题的空格中填上正确答案。错填、不填均无分。1.用编号法写出函数 F(A 、B、 C、D)= A BA D B C 的标准式 m(_)。2.函数的约束条件之逻辑表达式,是用等于_的条件等式来表示。3.用 ROM 实现五位二进制数到8、4、2、1BCD 码的转换时,该ROM 的容量是 _字位。4. 已 知 JK 触 发 器 的 状 态 方 程 n+1= n , 则 其 驱 动 方 程 ( 激 励 方 程 ) 中J=_K=_ 。5.在触发器的动

2、态特性中,人们称输入信号的状态在时钟CP 有效边沿到来后还必须保持若干时间,这段时间称_。6.函数F= A B C+BD在_情况下会产生单个变量改变状态时引起的竞争冒险现象。7.图示为 7474 边沿 D 触发器的逻辑符号,欲使它实现同步置“ 1” 的功能,则图中 SD、 D、CP、 RD 的状态为 _。8.图示 CMOS 异或门电路的输出为_。9.一个集成的二十进制优先编码器有_个基本的输出端。1精品自学考 料推荐10.用逐次渐近 A/D 变换器和并联 A/D 变换器实现 n 位二进制码变换时, 均需要比较器,其中逐次渐近 A/D 变换器中,需要的比较器数是 _个。二、单项选择题 (本大题共

3、 10 小题,每小题2 分,共 20 分 )在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。1.已知函数 F1=(AB)C+AB,F2=AB+AC+BC;试问 F1 与 F2 的关系是()A. 相等B.反演C.对偶D.不相关2.CMOS 非门的组成是由PMOS 和 NMOS 互补对称连接起来的,将PMOS 的栅极 G1和 NMOS 的栅极 G2 接在一起作输入,而其输出则是_连接起来。()A.PMOS 的源极 S1 和 NMOS 的源极 S2B.PMOS 的源极 S1 和 NMOS 的漏极 D2C.PMOS 的漏极 D1 和 NMOS

4、的源极 S2D.PMOS 的漏极 D1 和 NMOS 的漏极 D23.分析图示电路的逻辑功能应为_。 (设输出 Y=1 有效 ) ()A. 两个两位二进制数相加的和B.两个两位二进制数相减的差C.两个两位二进制数不同判断D. 两个两位二进制数相同判断4.由与非门构成的基本RS 触发器如图所示,若输入RDSD 信号从 00 转向 10,则触发器的状态转向是()A.X 1B.1 1C.X 0D.015.用 4 片 256 字位的 RAM 构成 1024 字 4 位 RAM 时,一般采用字扩展的办法,这时高位地址码 A8 、A9 需经 _后送到各片 256 字 4 位的片选端以实现字扩展。()2精品

5、自学考 料推荐A.2 4 线译码器B.4 选 1 数据选择器C.1 路 4 路分配器D.4 2 线编码器6.在中、大规模集成电路中,图示画法表示电路的逻辑功能是()A.F=x1 x2 x3x4B.F=x1 x4C.F=x1 x2 x4D.F=x27.根据 555 定时器的功能表可知, 欲使其输出处于高电平状态,则其控制端U TRUTH 、及 R 的情况应分别为()2121A. 大于 3VCC 、大于 3VCC 、1B.小于 3 VCC ,小于 3 VCC 、121C.任意、任意、 0 D.小于 3VCC 、大于 3 VCC 、18.下表所示是扭环计数器的状态表,你认为它具有的特点是()A. 逻

6、辑相邻性B.反射性C.对称性D.恒权码计数脉冲 D C B A00000100012001130111411115111061100710009.某 CMOS 石英多谐振荡器产生f=32768Hz 的基准信号,现欲得到一个秒脉冲,则至3精品自学考 料推荐少需要 74161 四位二进制加法计数器()A.15 个B.10 个C.3 个D.4 个10.在输出为 10 位二进制的A/D 转换器中,若 UREF=-10V ,当输入模拟电压为U1=7.5V时,输出数字量D 应为()A.0001001011B.0111011101C.1011101110D.1010110110三、分析题 ( 本大题共 7

7、小题,前 3 小题,每小题5 分;后 4 小题,每小题6 分,共 39分 )1.用公式法化简函数(AB+A B + A B)(A+B+D+ A B D )为最简与或式。2.分析图示电路,要求:(1)说明 A=0 及 A=1 时的工作情况;(2)列出真值表。ABF000 11 01 13.分析图示电路:( 1)写出 F 的表达式( 2)检查有无产生单个变量改变状态时的竞争冒险现象 ?(若有,请设法消除;若无,则说明原因。)4.同步 RS 触发器的 CP、 S,R 波形如图所示,试画出对应的,端的波形。(设初4精品自学考 料推荐为 0)5.74151 的连接方式和各输入波形如下图所示。要求:(1)

8、填写与图 (a1)连接图相应的F 真值表( a2);(2)画出图 (b) 中相应于 ABCD0D2E 的 F 波形图。ECBAF0000000100100011010001010110011110(a2)5精品自学考 料推荐6.分析图示电路,要求:(1)写出激励方程;(2)列出 21 0 状态表,说明其模值;(3)分别说明 K=1 和 K=0 时,电路完成的逻辑功能。7.求图示 DAC 电路,当 d2d1d0=101 时,输出 U0 的值。提示:数字量di 控制 MOS 管导通和截止状态,当di=1(高电平), d i=0( 低电平 )时,右边 MOS 管导通, 左边 MOS 管截止,将相应的

9、电阻2R 接至运放的反相输入端;反之di=0 , d i =1 ,将相应的电阻接地(即运放的同相输入端)四、设计题 ( 本大题共 3 小题,每小题7 分,共 21 分)1.用与非门设计一个电路,输入为8421BCD 码,当其值为1、2、 3、4 时,则输出函数F=1,其它 8421BCD 码输入情况下均为0。( 画出逻辑图,输入允许反变量)2.用集成译码器 74LS138 和与非门,设计一个 3 位循环码 G2G1G0 转换成 3 位二进制码 B2B1B0 代码转换电路。 74LS138 的逻辑符号如下图所示。6精品自学考 料推荐3.试用 74161 的异步清零方法构成模6 计数器。 (74161 的逻辑功能示意图如下所示,3 为高位 )要求: (1)写出反馈方程 (归零逻辑方程 );(2)画出连线图。7

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 科普知识


经营许可证编号:宁ICP备18001539号-1