《逻辑电路基础速成.docx》由会员分享，可在线阅读，更多相关《逻辑电路基础速成.docx（14页珍藏版）》请在三一文库上搜索。
1、数字电路基础速成南开大学信息技术科学学院/软件学院2006.2数字电路基础速成0.1数字单元电路在计算机的电子线路中，绝大部分是数字电路（又称逻辑电路），而数字电路是由基本的单元电路组成的。基本的单元电路分为两类：门电路和触发器。0.1.1门电路门电路是实现基本逻辑运算和某些复合逻辑运算的电路。1. 与门与门用来实现与运算。什么是与运算？看日常生活中的一个例子。图 0-1 所示为开关串联电路。如果约定：开关接通为 1，开关断开为 0；灯亮为 1，灯灭为 0，则该电路的工作可描述成如表 0-1 所示。表 0-1开关串联电路工作情况描述ABF000010100图 0-1 开关串联电路111可以认为
2、，灯的状态 F 是对开关 A、B 状态进行了某种运算的结果，称这种运算为与运算。“与”具有“同时”的意思（A 和 B 同时为 1 时 F 才为 1）。通常采用“”表示与运算符，因此上述开关串联电路的工作情况可表示成：F= AB。根据表 0-1，可得出与运算的规则：00001100111与门是实现与运算的电路，其逻辑符号见图 0-2。既然与门能实现与运算，那么它的输入输出关系应符合与运算的规则。如果用高电平（H）表示 1，低电平（L）表示 0，则与门的输入输出关系应如表 0-2 所示。表 0-2与门的真值表输入输出ABFL（0）L（0）L（0）L（0）H（1）L（0）H（1）L（0）L（0）图
3、0-2 与门的逻辑符号H（1）H（1）H（1）表 0-2 列出了与门的所有输入组合以及每一种组合所对应的输出，称之为与门的真值表。从原理上讲，凡是满足这种输入输出关系的电路，都可以将其看成与门。当然，在实际构成时还有多种考虑，如体积、功耗、制造成本等。图 0-3 是早期与门的一种电路。当 A 和 B 只要有一个为低电平（0）时，输出 F 就被箝位于低电平（0）；只有当 A 和 B 都为高电平（1）图 0-3 一种与门电路时，输出 F 才为高电平（1）。第 1 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2与门可以有多个输入端。对于有 n 输入端的与门，共有 2
4、n 种不同的输入组合，其中仅有一种组合即所有的输入均为 1 时输出才为 1。2. 或门或门用来实现或运算。什么是或运算？看日常生活中的一个例子。图 0-4 所示为开关并联电路。如果约定：开关接通为 1，开关断开为 0；灯亮为 1，灯灭为 0，则该电路的工作可描述成如表 0-3 所示。表 0-3开关并联电路工作情况描述ABF000011101图 0-4 开关并联电路111同样可以认为，灯的状态 F 是对开关 A、B 状态进行某种运算的结果，称这种运算为或运算。“或”具有“或者”的意思（或者 A 为 1，或者 B 为 1，或者 A 和 B 都为 1，F 就为 1）。通常采用“”表示或运算符，因此上
5、述开关并联电路的工作情况可表示成：F= AB。根据表 0-3，可得出或运算的规则：00001101111或门是实现或运算的电路，其逻辑符号见图 0-5。既然或门能实现与运算，那么它的输入输出关系应符合或运算的规则。如果用高电平（H）表示 1，低电平（L）表示 0，则或门的输入输出关系应如表 0-4 所示。表 0-4 或门的真值表输入输出ABFL（0）L（0）L（0）L（0）H（1）H（1）H（1）L（0）H（1）图 0-5 或门的逻辑符号H（1）H（1）H（1）表 0-4 列出了或门的所有输入组合以及每一种组合所对应的输出，称之为或门的真值表。从原理上讲，凡是满足这种输入输出关系的电路，都可以
6、将其看成或门。当然，在实际构成时还有多种考虑，如体积、功耗、制造成本等。图 0-6 是早期或门的一种电路。当 A 和 B 只要有一个为高电平（1）时，输出 F 就为高电平（1）。 图 0-6 一种或门电路同样，或门也可以有多个输入端，只要其中有一个为 1，输出就为 1。3. 非门（反相器）非门用来实现非运算。什么是非运算？还是通过日常生活中的一个例子来说明。参见图 0-7，如果对开关和灯的状态采用前面的约定，则该电路的工作可描述成如表 0-5 所示。同样可以认为，灯的状态 F 是对开关 A 的状态进行某种运算的结果，称这种运算为非运算。“非”具有“不是”的意思，即在状态只有 0 和 1 两种可
7、能的情况下：不是 0，必定是 1；不是 1，必定是第 2 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2_0。通常采用横杠表示非运算符，因此图 0-6 所示电路的工作情况可表示成：F= A。由表 0-5 可得_出非运算的规则：01，10表 0-5图 0-7 所示电路工作情况描述AF0110图 0-7一种开关电路非门是实现非运算的电路，其逻辑符号见图 0-8。如果用高电平（H）表示 1，低电平（L）表示 0，则非门的输入输出关系应如表 0-6 所示。表 0-6非门的真值表输入输出AF0（L）1（H）1（H）0（L）图 0-8非门的逻辑符号图 0-9一种非门电路图
8、 0-9 表示了早期使用的一种非门电路。非门又称为反相器。4. 复合门复合门用来实现某些复合逻辑运算。复合门有多种，这里仅列出最基本的两种。 1) 与非门与非门用来实现与非运算（先进行与，再对与的结果进行非运算）。两输入端与非门的逻辑符_号见图 0-10，输出信号 F 可表示为：F=AB 。表 0-7 是两输入端与非门的真值表。表 0-7两输入端与非门的真值表_ABF（AB）001011101图 0-10 与非门的逻辑符号1102) 或非门或非门用来实现或非运算（先进行或，再对或的结果进行非运算）。两输入端或非门的逻辑符_号见图 0-11，输出信号 F 可表示为：F=AB 。表 0-8 是两输
9、入端或非门的真值表。表 0-8两输入端或非门的真值表_ABF（AB）001010100110图 0-11或非门的逻辑符号第 3 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.25. 门的等价符号1) 与门为了说明,这里再次列出与门的真值表（表 0-9）。表 0-9与门的真值表ABF000010100111图 0-12与门的两种等价符号从“1”的角度看，A 和 B 之间是与的关系（两个输入都为 1 时，输出才为 1），但从“0”的角度看，A 和 B 之间是或的关系（两个输入中有一个为 0 时，输出就为 0），因此与门有两种等价的符号，如图 0-12 所示。这样表示
10、便于读图（分析图），是从不同的角度强调与门的某一方面的特性。左边的符号主要体现出：A、B 均为 1 时输出 F 为 1；右边的符号主要体现出：A、B 有一个为 0 时输出 F 为 0。不难看出，在读图时，是将门逻辑符号中的圆圈与“0”联系在一起，没有圆圈与“1”联系在一起。采用两种等价的与门表示的更科学的依据是逻辑代数中的一个规律：正与负或，即正逻辑下的与负逻辑下的或。所谓正逻辑，是指用高电平表示 1，低电平表示 0。所谓负逻辑，是指用高电平表示 0，低电平表示 1。可见，正逻辑和负逻辑的电平表示正好相反。表 0-10 表示了与门的输入输出电平关系（参看表 0-2）。表 0-10与门的输入输出
11、电平关系输 入输 出ABFLLLLHLHLLHHH当用采用正逻辑（高电平表示 1，低电平表示 0）时，该输入输出关系变成如表 0-11 所示。这是与的关系（输入均为 1 时输出为 1）。表 0-11正逻辑下与门的输入输出关系输 入输 出ABF000010100111当用采用负逻辑（高电平表示 0，低电平表示 1）时，该输入输出关系变成如表 0-12 所示。这是或的关系（只要有一个输入为 1，输出就为 1）。第 4 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2表 0-12负逻辑下与门的输入输出关系输 入输 出ABF1111010110002) 或门为了说明,这
12、里再次列出或门的真值表（表 0-13）。表 0-13或门的真值表ABF000011101111图 0-13或门的两种等价符号从“1”的角度看，A 和 B 之间是或的关系（两个输入中有一个为 1 时，输出就为 1），但从“0”的角度看，A 和 B 之间是与的关系（两个输入都为 0 时，输出才为 0），因此或门有两种等价的符号，如图 0-13 所示。这样表示便于读图（分析图），是从不同的角度强调或门的某一方面的特性。左边的符号主要体现出：A、B 有一个为 1 时输出 F 就为 1；右边的符号主要体现出：A、B 都为 0 时输出 F 才为 0。采用两种等价的或门表示的更科学的依据是逻辑代数中的另一个
13、规律：正或负与，即正逻辑下的或负逻辑下的与。同样可以通过分别列出正、负逻辑下或门的输入输出关系来验证这一规律（此略）。3) 与非门_ _与非门用来实现与非运算（F=AB）。逻辑代数中有公式：ABA+B（与非非或）。这可以通过真值表来证明（即指出：对于每一种输入组合，输出都相等）：_ABF（AB）001011101110_ _ABF（A+B）001011101110因此，与非门也有两种等价的符号，如图 0-14 所示。左边的符号主要体现出：两个输入都为 1 时，输出为 0；右边的符号主要体现出：有一个输入为 0 时，输出为 1。他们是从不同的角度强调了与非门的某一特性。4) 或非门_ _图 0-
14、14与非门的两种等价符号或非门实现或非运算（F=AB）。逻辑代数中有公式：ABAB（或非非与）。这可以通过真值表来证明：第 5 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2_ABF（AB）001010100110_ _ABF（AB）001010100110因此，或非门也有两种等价的符号，如图 0-15 所示。左边的符号主要体现出：有一个输入为 1 时，输出为 0；右边的符号主要体现出：两个输入都为 0 时，输出为 1。他们是从不同的角度强调了或非门的某一特性。图 0-15或非门的两种等价符号0.1.2触发器上面所介绍的门电路都不能寄存信息，其输出总是随输入变
15、化。能寄存一位二进制信息的单元电路称为触发器。触发器有两个输出端：“1”端和“0”端（见图 0-16）。两个输出端的极性总是相反（“1”端为高电平，“0”端就为低电平；“1”端为低电平，“0”端就为高电平）。图 0-16触发器的输出端图 0-17D 型触发器触发器有两种稳定状态。一种是：“1”端为高电平，“0”端为低电平，另一种是：“1”端为低电平，“0”端为高电平。约定触发器为前一种状态时处于“1”状态，存的信息是“1”； 为后一种状态时触发器处于“0”状态，存的信息是“0”。没有外界作用，触发器状态保持不变，即所存的信息不变。在一定的外界作用下，触发器能从一种状态变到另一种状态并保持住。触
16、发器有若干种，目前较常用的是 D 型触发器。图 0-17 所示为 D 型触发器的逻辑符号。在 SET 端（置“1”端）加一负脉冲，触发器变为“1”状态。在 CLR 端（置“0”端）加一负脉冲，触发器变为“0”状态。平常，SET 端和 CLR 端为高电平。CP 端为接收脉冲（或称打入脉冲）输入端。当 CP 端没有接收脉冲时，即一直处于固定的电位时，触发器的状态保持不变。在 CP 端加一接收脉冲，在脉冲的上升沿（由低变高）时，如果此刻代码输入端 D 为 0，则触发器变为 0，如果 D 为 1，则触发器变为 1。也就是说，接收的信息（或说成打入到触发器中的信息）取决于接收脉冲的上升沿时刻代码输入端的
17、状态。接收脉冲过后 D 型触发器的状态保持不变。由于触发器有两种稳定状态，所以又称之为双稳态触发器。第 6 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.20.2基本逻辑部件具有一定独立功能的逻辑电路称为逻辑部件。常用的逻辑部件有：寄存器、计数器、加法器、译码器等。0.2.1寄存器寄存器是能够寄存一组二进制信息的逻辑部件。例：将 4 个 D 型触发器的接收脉冲输入端连在一起，可组成一个 4 位寄存器，如图 0-18 所示。在接收脉冲输入端加一脉冲信号，4 位二进制信息同时进入寄存器（4 个触发器）。图 0-18由 D 型触发器组成的 4 位寄存器0.2.2计数器
18、计数器是具有计数功能的逻辑部件。它由一些触发器和门电路所组成，用触发器的状态表示和记录输入脉冲（又称计数脉冲）的个数。例：图 0-19 表示了一个 3 位计数器。图 0-19由 D 型触发器组成的 3 位计数器分析它的工作原理。3 个触发器的“0”端输出都接到自身的代表 0-143 位计数器的工作情况码输入端，所以每当 CP 端有脉冲信号时改变一输入脉冲个数Q2Q1Q0次状态。对于 Q0，CP 端直接接输入脉冲，所以0000每来一个输入脉冲，Q0 改变一次状态。而对于10012010Q1 和 Q2，其 CP 端接低一位触发器的“0”端输3011出，即每当低一位触发器由“1”变“0”时，低410
19、0一位触发器的“0”端由低变高，使其改变一次5101状态。表 0-14 是基于上面的说明经过分析所得6110出的该计数器的一段工作情况（这里是假定计数71118000器的初值为 000）。可以看出，它的状态表示和记录了输入脉冲的个数。请注意表的最下面一行，当第 8 个脉冲来第 7 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2时该计数器又回到 000 状态。这表明，对于 3 位计数器，最多能计 2317 个脉冲。一般地，对于 n 位计数器，最多能计 2n1 个脉冲。该例是按照加法规律计数，也可按减法规律计数。该例是二进制计数，也可按十进制进行计数。这里各触发器
20、的状态在输入脉冲来时是依次改变的，称为异步计数器。也可使各触发器在输入脉冲来时同时改变状态，称之为同步计数器。同步计数器比异步计数器的速度快（指各个触发器的状态改变），但需要加一些门电路。0.2.3 加法器能完成两个二进制数相加的电路称为加法器。对于加法器的每一位来说，相加量是 3 个：被加数（Ai）、加数（Bi）及来自低一位的进位（Ci-1）；加的结果是两个量：本位和（i）以及向高一位的进位（Ci）。先看一位加法电路。用来完成一位加法的电路叫全加器。它应有三个输入、两个输出，其输入输出之间的关系应符合一位二进制加法的规则。图 0-20 是全加器的逻辑符号。表 0-15 是全加器的真值表。可按
21、照这个表列出输出信号的逻辑表达式，经过化简并选取适当的门电路，就可画出全加器的逻辑电路图。这些内容将在数字电路课中介绍。这里仅给出全加器的一种具体电路，见图 0-21。读者可加以验证。图 0-20全加器的逻辑符号表 0-15全加器的真值表输 入输 出AiBiCi-1iCi0000000110010100110110010101011100111111图 0-21 全加器的一种电路从全加器电路可以看到，在计算机中算术运算可通过逻辑运算来实现。一个全加器能完成一位加法，要实现 n 位加法，就需要 n 个全加器。构成加法器有多种方案，图 0-22 是构成 4 位加法器一种最简单的方案。C-1 是向最
22、低位的进位。按人们的习惯，它不应该存在，但保留它可方便地实现加 1 功能。对于这种加法器，当相加数 A 和 B 都到来之后，各位的进位（C0、C1、C2、C3）依次形成，最终的和（30）需要等待进位形成并稳定之后才变为有效。这种加法器叫串行进位加法器，其运算的速度较慢。为了加快速度，可根据相加的数直接形成各位的进位，从而构成并行进位加法器。图 0-23 是 4 位并行进位加法器的示意图。第 8 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2图 0-224 位加法器的一种方案图 0-23并行进位加法器0.2.4译码器将输入代码译成相应的控制电平或另一种代码的部件
23、称为译码器。举一个初学者容易理解的例子对指令的操作码进行译码。指令的操作码用来指示本条指令的操作性质。当操作码为 3 位时，共有 238 种不同的组合，每一种组合对应一种操作，例如，组合 000 对应加法，001 对应减法，010 对应乘法，。为该指令操作码配一个译码器，它有 3 个输入端，分别接操作码的一位；有 8 个输出端，分别是控制相应操作的信号（不妨起名 ADD、SUB、MUL等）。对于一个具体的操作码，与之相对应的控制信号有效（起作用），其他控制信号都无效。这个有效的控制信号可送到有关部件，从而完成相应的操作。译码器中用的较多的是译成控制电平的译码器，不作特别说明，说到译码器就是指这
24、一种。这种译码器的代码输入端和输出端的个数是有规律的：如果代码输入端为 n 个，则输出端为 2n 个（每一个输出端对应一种输入代码组合）。作为译码器的例子，看一个 3：8 译码器。它的内部电路可以有多种，图 0-24 是其中的一种。它由 8 个 8 输入端的与非门和 3 个反相器组成。它的外部特性（输入输出关系）如表 0-16 所示。图 0-243：8 译码器的一种内部电路第 9 页（共 10 页）数字电路基础速成南开大学信息技术科学学院/软件学院2006.2表 0-163：8 译码器的外部特性输 入输 出Q2Q1Q0P0P1P2P3P4P5P6P70000111111100110111111
25、0101101111101111101111100111101111011111101111011111101111111111100.374 系列小规模集成电路简介从 20 世纪 60 年代末开始出现中小规模集成电路，其中 74 系列至今仍被广泛采用。它主要包括门电路和基本逻辑部件。按照工作电平以及性能的不同，74 系列可分成若干种，74LS是其中的一种（表示产品编号），为低功耗甚高速 TTL 电平的 74 系列器件。这里举几个常用的 74 系列器件的例子。74LS04六反相器74LS08四 2 输入与门74LS32四 2 输入或门74LS74双 D 触发器74LS1383：8 译码器74LS1544：16 译码器74LS244八同相三态门74LS240八反相三态门74LS245八双向三态门74LS2738 位寄存器（由 8 个 D 触发器组成）74LS3738 位锁存器74LS688二进制数比较器0.4数字电路的设计步骤数字电路设计通常包括五步： 弄清所要设计的电路的输入输出关系； 列真值表； 由真值表写出输出信号的逻辑表达式； 化简表达式（公式法和图解法）； 根据最简表达式画出逻辑电路图。这种设计方法原先用来设计计算机中运算器和控制器的电路。现在主要用来设计接口电路。第 10 页（共 10 页）