电工学电子技术第20章课件.ppt

《电工学电子技术第20章课件.ppt》由会员分享，可在线阅读，更多相关《电工学电子技术第20章课件.ppt（410页珍藏版）》请在三一文库上搜索。

1、电 子 技 术 基 础,数 字 部 分,第20章 门电路和组合逻辑电路,20.1 脉冲信号,20.2 基本门电路及其组合,20.5 逻辑代数,20.4 CMOS门电路,20.3 TTL门电路,20.6 组合逻辑电路的分析与综合,20.7 加法器,20.8 编码器,20.9 译码器和数字显示,20.10 数据分配器和数据选择器,20.11 应用举例,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点;,3. 会分析和设计简单的组合逻辑电路;,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能;,5. 学会数字集成电路的使用方法。,本

2、章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数;,第20章 门电路和组合逻辑电路,1 引 言 数 字 逻 辑 基 础,模拟信号与数字信号,模拟信号: 时间和幅度都连续的信号,数字信号: 时间和幅度都离散的信号,数字信号常用“1”和“0”来表示（逻辑值）,数字电路的分类,按功能分：组合逻辑电路和时序逻辑电路,按工艺分：TTL电路和CMOS电路,基本单元：逻辑门和存储器, 数 字 电 路,数字电路的应用,数字电子计算机； 数控装置、数字仪表； 数字通信、数字电视、数码相机等。,研究模拟电路主要注重电路输入、输出信号间的大小、相位关系，研究数字电路时则注重电路输出、输入间的逻辑关系。,在模拟

3、电路中，晶体管一般工作在放大状态；在数字电路中，三极管通常工作在饱和或截止状态，即开关状态。,数字电路的分析方法,因此研究数字电路不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图等表示。,基数（底数）：在一个数位上可使用的数码符号的个数。如十进制每个数位可使用的数码符号为0、1、2、9，故其基数为10。 位权：某个数位上数码为1时所表示的数值。如十进制数 、102、101、100、 10-1、10-2 、 ，即十进制数中各数位的权是基数 10 的幂。,数制的基本概念,数 制,十 进 制,任意一个十进制数 N可以表示成：,若在数字电路中采用十进制，必须

4、要有十个电路状态与十个基数相对应。这样将在技术上带来许多困难，而且很不经济。,3,（1001）B=,= ( 9 ) D,二 进 制,在二进制中，每个数位可使用的数码为0，1，故其基数为2，各数位的权值为2i，其计数规则是“逢二进一”。,二进制数只需两个状态，机器实现容易，但不便书写和记忆。,二进制数的运算,加法运算,减法运算,乘法运算,除法运算,十、二进制之间的转换,二进制数转换成十进制数 按权展开法,(1101.101)B = 123 + 122 + 021 + 120 + 12-1 + 02-2 + 12-3 = (13.625)D,十进制数转换成二进制数, 整数转换除2取余法,(25)D

5、=(11001)B, 小数转换乘2取整法,十进制数转换成二进制数,0.706 2 = 1.412 取 1 K1,0.412 2 = 0.824 取 0 K2,0.824 2 = 1.648 取 1 K3,0.648 2 = 1.296 取 1 K4,0.296 2 = 0.592 取 0 K5, ,(0.706)D=(0.1011)B ，误差 25。,十六个基数：,0、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15),(4E6)H=,4162+14 161+6 160,= (1254)D,十 六 进 制,转换：,(10011100101

6、101001000)B = ( ？)H,(1001 1100 1011 0100 1000)B,= (9CB48)H,如何进行十十六进制转换？,八个基数：,0、1、2、3、4、5、6、7,(406)O =,4 82 + 0 81 + 6 80,= (262)D,八 进 制,转换：,(10011100101101001000)B= ( ？)O,= (2345510)O,( 10 011 100 101 101 001 000)B,如何进行十八进制转换？,课 堂 练 习,(1011011111.10011) B = ( ? ) O = ( ? ) H,为了分别表示N个信息，所需的二进制数码的最小位

7、数 n 应满足：,二进制数码的位数,编码：用二进制数码来表示文字、符号等特定的信息。, 二 进 制 码,编码可以有多种，数字电路中所用的主要是二十进制码（BCD码）。,BCD Binary-Coded-Decimal ，即用二进制码表示的十进制数。,B C D 码,BCD码至少需要用四位二进制码元，而四位二进制码元可以有16种组合，从中取出10种组合来表示十进制数09时，可能的编码方案有：,B C D 码,若某种代码的每一位都有固定的权值，则称这种代码为有权代码；否则叫无权码。,（种）,常用的BCD码,8421BCD码,8421BCD码是最基本和最常用的BCD码，它是有权码，各位的权值分别为8

8、、4、2、1。虽然其权值与四位自然二进制码的权值相同，但二者是两种不同的代码。8421BCD码只是取用了四位自然二进制代码的前10种组合，余下的6组代码不用。,解 (902.45)D=(100100000010.01000101)8421BC,BCD码的应用,例 (902.45)D=( ? )8421BCD,模拟信号：随时间连续变化的信号,20.1 脉冲信号,1. 模拟信号,2. 脉冲信号 在数字电路中，信号（电压或电流）是脉冲的。 它是一种跃变信号，并且持续时间短暂。,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,引

9、言：逻辑代数,在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即 0 和 1，这里的0和1只表示两个对立的逻辑状态，如电位的低高、开关的开合等。,20.2 基本门电路及其组合,逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,20.2.1 逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电

10、路的概念及“与”、“或”、“非”的意义。,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： Y = A B,1. “与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,2. “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： Y = A + B,状态表,1,1,1,0,3. “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一

11、个固定的数值，而是有一定的变化范围。,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,20.2.2 分立元件基本逻辑门电路,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,二极管的工作状态,二极管的开关特性,三极管的开关特性,三极管 (CE),三极管的开关特性,1. 二极管“与” 门电路,(1) 电路,(2) 工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“

12、1”，输出 Y 为“0”。,0V,0V,3V,1. 二极管“与” 门电路,即：有“0”出“0”， 全“1”出“1”,波形图（时序图）,二极管与门,2. 二极管“或” 门电路,(1) 电路,0V,3V,3V,(2) 工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A、B、C有一个为“1”，输出 Y 为“1”。,2. 二极管“或” 门电路,即：有“1”出“1”， 全“0”出“0”,波形图（时序图）,二极管或门,3. 晶体管“非” 门电路,“0”,“1”,(1) 电路,“0”,“1”,A,F,当VA=0.3V时: T截止 ( Vp = - 1.8V ),三极管非门,VF=2.5V

13、 +0.7V=3.2V,D起箝位作用,A,F,当VA=3.2V时: T 饱和 ( IB IBs（临界饱和基极电流） ),D截止,VF = 0.3V,三极管非门,波形图（时序图）,三极管非门,其他逻辑符号,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,（2）圈的个数应尽可能的少，每个圈应尽可能的大。每个“圈”至少要包含一个未被圈过的最小项。,（3）各个“

14、1”可以重复使用。,（4）所有的“1”必须全部圈完。,（5）化简后的逻辑式是各个“圈”的逻辑和。,总结：卡诺图化简的规则,（1）各合并圈中“1”的个数必须是2N个，并组成矩形。,卡诺图化简法,卡诺图化简法,解：,写出简化逻辑式,多余,例20.5.4(5). 应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,1,例20.5.6. 应用卡诺图化简逻辑函数,1,补充例1:,1,1,刷项：,填公因子包含的项,F=1的项全部填完即可，不填者为“0”。,A,B,D,C,1 1 1 1,1 1 1 1,1 1,1 1,D,补充例2：化简F(A,B,C,D)=m(0,1,2,5,6,7,8,10,

15、11,12,13,15),1,1,1,1,1,1,1,1,1,1,1,1,F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15),F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15),化简结果不唯一 !,F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15),可以圈 F = 0 的项:,应写成反函数：,另外一种卡诺图化简法,例：化简,1,1,填图：,课 堂 练 习,用公式化简法得到下式，问是否最简，若不是请化简之。,划圈：,另一种划圈法：,逻辑代数：数字电路分析和设计的理论工具。,一、逻辑函数的表示方法

16、（五种）：,应能相互转换 ！,真值表，逻辑式，卡诺图，逻辑图，波形图 (没有讲)。,小 结,小 结,二、逻辑代数的基本定理、规则：,1.基本运算法则：结合律、交换律、 分配律等；,2.几种形式的吸收律；,3.定理：德 摩根定理,三、逻辑函数的化简方法：,1. 公式法布尔代数；,2. 图形法卡诺图(n 4) 。,小 结,20. 6 组合逻辑电路的分析与设计,组合逻辑电路框图,功能：输出只取决于当前的输入,逻辑电路,组成：门电路，不存在记忆元件,功能：,输出取决于,当前的输入,原来的状态,组成：,组合电路,记忆元件,逻辑电路的分类,组合逻辑电路的分析与设计,任务,分析：,设计：,给 定 逻辑图,得

17、 到 逻辑功能,分析,给 定 逻辑功能,画 出 逻辑图,设计,20. 6. 1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数或卡诺图化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反演律,反演律,(3) 列逻辑状态表,逻辑式,(1) 写出逻辑式,例 2：分析下图的逻辑功能,化简,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同

18、。,逻辑式,例3：分析下图的逻辑功能,Y, 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路; 3. 学会使用本章所介绍的各种集成电路; 4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。,第21章 触发器和时序逻辑电路,在前面所学习的组合逻辑电路中，,构成组合逻辑电路的基本单元是门电路,触 发 器 的 引 入,而在“时序逻辑电路”中，,这就要求时序逻辑电路必须具有记忆功能 !,实现记忆功能的逻辑部件就是触发器。,形象地说，触发器具有“一触即发”的功能。在输入触发信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 (

19、 1 或 0 )。,触发器的输出状态不仅和当时的输入有关，还与它的历史状态有关。触发器具有记忆功能!,按逻辑功能划分 ：,R - S 触发器 ；,D 触发器 ；,J - K 触发器等。,按触发方式划分 ：,电平触发方式 ；,边沿触发方式 。,触 发 器 的 分 类,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,21.1 双稳态触发器,特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成

20、“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存 下来，即具有记忆功能。,双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,21.1.1 RS 触发器,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,正是由于引入反馈，才使电路具有记忆功能 !,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触

21、发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,Q n ：输入信号到来前触发器的状态， 简称现态 ；,Q n + 1 ：输入信号到来后触发器的状态 ， 简称次态 。,0 0 0 X,0 0 1 X,输出状态不定,1 1 0 0,1 1 1 1,基 本 R S 触 发 器,基本 RS 触发器状态表,逻辑符号,二、或非门构成的基本RS触发器,图4.2.3 或非门构成的基本RS-FF的逻辑图和图形符号,表422 或非门构成的基本RS-FF的真值表（特性表）,保持,置1,置0,不定,课 堂 练 习,在数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作

22、。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP（Clock Pulse）表示。 同步触发器又称为“时钟触发器”，即时钟控制的电平触发器。,2 可控（同步） RS 触发器,基本R-S触发器,导引电路 （控制电路）,时钟脉冲,当CP=0时,0,R，S 输入状态 不起作用。 触发器状态不变,当 CP = 1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,当 CP = 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1

23、,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,可控RS状态表,CP高电平时触发器状态由R、S确定,例：画出可控 RS 触发器的输出波形,可控 RS状态表,CP高电平时触发器状态由R、S确定,例：画出同步RS触发器的输出端波形图。,假设Q的初始状态为 0。,在CP = 0 期间，触发器的状态“ 保持 ”,不定,同步 R-S 触发器的小结,1.当CP = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”；,2.只有当CP=1时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。,存在问题：,时钟脉冲不能过宽，否则出现空翻现

24、象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,21.1.2 主从JK触发器,1.电路结构,从触发器,主触发器,反馈线,2. 工作原理,主触发器打开,主触发器状态由J、K决定，接收信号并暂存。,从触发器封锁,从触发器状态保持不变。,CP,CP,状态保持不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器打开,主触发器封锁,CP,CP高电平时触发器接收信号并暂存 (即主触发器状态由 J、K决定，从触发器状态保持不变）。,要求CP高电平期间J、K的状态保持不变。,CP低电平时, 主触发器封锁, J、K不起作用,0,1,

25、CP,CP,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器原态为“0”态,主从状态一致,CP,设触发器原态为“1”态,为“？”状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1) J=1, K=1,跳转,CP,(2) J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3) J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4) J=0，K=0,设触发器原态为“0”态,CP,结论：,CP高电平时主触发器状态由J、K决定，从触发器状态不变。,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,

26、0 1,CP高电平时，主触发器状态由J、K决定，从触发器状态不变。,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,例：JK 触发器工作波形,基本R-S触发器,导引电路,21.1.3 维持阻塞 D 触发器,1.电路结构,反馈线,跳转,21.1.3 维持阻塞 D 触发器,2.逻辑功能,（1）D = 0,1,0,当CP = 0时,0,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“0”不变,21.1.3 维持阻塞 D 触发器,2.逻辑功能,（1）D = 1,0,1,当CP= 0时,1,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“1”不变

27、,封锁,上升沿触 发翻转,CP上升沿前接收信号，上降沿时触发器翻转，( 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,例：D 触发器工作波形图,21.1.4 触发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP， 触发器就翻转一次。,21.2 寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电

28、路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,21.2.1 数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,清零,寄存指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,21.2.2 移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,FF3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,数码输

29、入,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,数码输入,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,动画,右移移位寄存器,串行输出,2.并行、串行输入/串行输出寄存器,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,3. 双向移位寄存器：,既能左移也能右移。,&,.,RD,CP,S,左移输入,待输数据由 低位至高 位依次输入,待输数据由高位至低位依次输入,1

30、,0,1,右移输入,移位控制端,&,&,&,右移串行输入,左移串行输入,21.3 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,21.3.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1. 异步二进制加法计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制

31、 数 Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP),二进制加法计数器状态表,从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿 触发翻转,当相邻低位触发器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉

32、冲不同步,用D触发器构成三位二进制异步加法器,2、若构成减法计数器CP又如何连接？,思考,1、各触发器CP应如何连接？,各D触发器已接成T触发器，即具有计数功能,2. 同步二进制加法计数器,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP)

33、,二进制加法计数器状态表,最低位触发器FF0每来一个脉冲就翻转一次；,FF1：当Q0=1时，再来一个脉冲则翻转一次；,FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。,四位二进制加法计数器的状态表,四位二进制同步加法计数器级间连接的逻辑关系,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,触发器翻转条件,J、K端逻辑表达式,J、K端逻辑表达式,FF0,每输入一C翻一次,FF1,FF2,FF3,J0 =K0 =1,Q0 =1,J1 =K1 = Q0,Q1 = Q0 = 1,J2 =K2 = Q1 Q0,Q2 = Q1 = Q0 = 1,J3 =K3= Q2 Q1 Q0,（加法

34、）,（减法）,计数脉冲同时加到各位触发器上，当每个到来后 触发器状态是否改变要看J、K的状态。,由主从型 JK 触发器组成的同步四位二进制加法计数器,74LS161型四位同步二进制计数器,(a) 外引线排列图； (b) 逻辑符号,例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。,解：1. 写出各触发器 J、K端和CP端的逻辑表达式,解：当初始状态为“000”时， 各触发器J、K端和C端的电平为,由表可知，经5个脉冲循环一次，为五进制计数器。,2.列写状态转换表，分析其状态转换过程,CP1= Q0,由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。,异步五进制计数器工

35、作波形,21.3.2 十进制计数器,十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,1.同步十进制计数器,十进制加法计数器状态表,十进制同步加法计数器,十进制计数器工作波形,常用74LS160型同步十进制加法计数器, 其外引脚排 列及功能表与74LS161型计数器相同。,2. 异步十进制计数器,(1) 74LS290型二-五-十进制计数器,逻辑功能及外引线排列,（1） R01

36、、 R02 ： 置“0”输入端,逻辑功能,逻辑功能及外引线排列,（1） S91 、 S92 ： 置“9”输入端,逻辑功能,逻辑功能及外引线排列,计数功能,0,0,0,0,1,1,0,0,1,1,74LS290型计数器功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,8421异步十进制计数器,计数状态,(2) 74LS290的应用,5421异步十进制计数器,工作波形,异步五进制计数器,工作波形,如何构成 N进制计数器,反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零, 重

37、新开始新一轮计数。 利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。 例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接, 利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片74LS290构成十以内的任意进制计数器,例：六进制计数器,例：六进制计数器,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。,74LS290为异步 清零的计数器,反馈置“0”实现方法:,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP1,CP0,计数脉冲,计数器清零,七进制计

38、数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零,二片74LS290构成100以内的计数器,例1：二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器(100进制),例2: 六十进制计数器,个位为十进制，十位为六进制。个位的最高位 Q3 接十位的 CP0 ，个位十进制计数器经过十个脉冲循环 一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于 一个下降沿，使十位六进制计数器计数。经过六十个 脉冲，个位和十位计数器都恢复为 0000。,有两个二-五-十进制计数器， 高

39、电平清零,十位 0100(4),个位 0110(6),计数脉冲,十位,个位,两位十进制计数器（100进制）,例：用一片74LS390构成四十六进制计数器,74LS192外引线排列图,74LS192功能表,十进制同步加 / 减计数器,21.3.4 环行计数器,工作原理：,先将计数器置为Q3 Q2 Q1 Q0=1000,而后每来一个C，其各触发器状态依次右移一位。,即：,环行计数器工作波形,环行计数器可作为顺序脉冲发生器。,21.3.5 环行分配器,环行分配器工作波形,可产生相移为 的顺序脉冲。,21.4 555定时器及其应用,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构

40、成单稳态触发器、多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。,21.4.1 555定时器的结构及工作原理,1. 分压器：由三个等值电阻构成,2. 比较器：由电压比较器C1和C2构成,3. R-S触发器,4. 放电开关管T,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,R-S触发器,放电管,调转,地,比较结果,1/3 UCC,不允许,2/3 UCC,综上所述，555功能表为：,1. 由555定时器组成的多谐振荡器,多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出

41、。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。,21.4.2 定时器电路的应用,1. 由555定时器组成的多谐振荡器,接通电源,通电前 uC=0,1,2/3 UCC,C充电,C放电,1,1/3 UCC,接通电源,C充电,C放电,例：多谐振荡器构成水位监控报警电路,水位正常情况下，电容C被短接, 扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。,21.4.2 定时器电路的应用,单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻

42、转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。,暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。,2. 由555定时器组成的单稳态触发器,单稳态触发器一般用做定时、整形及延时。,2. 由555定时器组成的单稳态触发器,(地),接通电源,2/3 UCC,0,1,1,Q=0,导通,1,稳定状态,2. 由555定时器组成的单稳态触发器,(地),Q=1,截止,暂稳状态,0,0, 1/3 UCC,2. 由555定时器组成的单稳态触发器,(地),2/3 UCC,Q=1,0,1,稳定状态,T导通，C通过T放电,uC 0,接通电源,上升到2/3 UCC,因此暂稳态的长短 取决于RC时间常数,例1

43、：单稳态触发器构成定时检测,例2：单稳态触发器构成短时用照明灯,若S未按下, 则 ui = 1,若S按下, 则 ui = 0,21.5 应用举例,21.5.1优先裁决电路,工作原理：,开始比赛时，按下复位开关S。,1,未比赛时A1， A2为“0”复位开关S断开。,工作原理：,不亮,不亮,0,0,1,1,亮,0,1,保持不变,21.5.2 四人抢答电路,CT74LS175 外引线排列图,四人抢答电路的主要器件是 CT74LS175 型四上升沿 D 触发器，其外引线排列图如右图，它的清零端 和时钟脉冲CP是四个 D 触发器共用的。,抢答前先清零, Q4 Q1 均为0, 相应的发光二极管 LED 都

44、不亮； 均为 1, 与非门G1的输出为 0，扬声器不响。同时，G2 输出为 1，将 G3 打开，时钟脉冲 CP 经过 G3 进入 D 触发器的 CP 端。此时，由于 S1 S4 均未按下, D1 D4 均为 0, 所以触发器的状态不变。,工作原理：,21.5.2 四人抢答电路,工作原理：抢答前清“0”,截止,0,若S1首先被按 下,D1和Q1 均变为 1, 相应的发光二 极管亮； 变为0, G1的输出为1, 扬 声器响。同时, G2 输出为0, 将G3 封 闭, 时钟脉冲CP 便不能经过G3 进 入 D 触发器。由 于没有时钟脉冲, 因此,再按其它按 钮,就不起作用了, 触发器的状态不 会改变

45、。,抢答开始，若S1先被按下,亮,0,1,导通,响,0,封锁,1,21.5.3 数字钟,电路由三部分组成: 1. 标准秒脉冲发生电路 这部分电路由石英晶 体振荡器和六级十分频 器组成。,2. 时、分、秒计数、译码、显示电路,这部分电路包括两个六十进制计数器、一个二十四进制计数器以及相应的译码显示器。,3. 时、分校准电路,以校 “分” 电路为例来说明。,(1) 在正常计时时，与非门 G1 的一个输入端为 1，将它打开，使秒计数器输出的分脉冲加到 G1 的另一个输入端，并经 G3 进入分计数器，而此时 G2 有一个输入端为 0，因此被封闭，校准用的秒脉冲进不去。,(2) 在校 “分” 时，按下开关 S1 ，情况与(1)相反， G1 被封闭，G2 打开，标准秒脉冲直接进入分计数器，进行快速校“分”。,时校准电路的工作原理与分校准电路相同。,