《电工学简明教程 第 14 章 触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电工学简明教程 第 14 章 触发器和时序逻辑电路.ppt（62页珍藏版）》请在三一文库上搜索。
1、第 14 章 触发器和时序逻辑电路,第 14 章触发器和时序逻辑电路,数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。,时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。,组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。,触发器是时序逻辑电路的基本单元。,第 14 章触发器和时序逻辑电路,14.1双稳态触发器,14.2寄存器,14.3计数器,14.4由 555 计时器组成的单稳态 触发器和无稳态触发器,*14.5举例应用,14.
2、1双稳态触发器,其有两个稳定的工作状态,分类: 1按逻辑功能,2按其结构,RS 触发器、 JK 触发器、D 触发器,主从型触发器、维持阻塞型触发器,特点：,具有记忆功能,14.1.1RS 触发器,1基本 RS 触发器,基本 RS 触发器由两个与非门交叉连接而成，使其具有记忆功能。,它有两个输出端 Q 和，两者的逻辑状态应相反。,有两个稳定状态：,平时固定接高电位，处于 1 态。,加负脉冲后，触发器的状态发生翻转。,加触发负脉冲时 Q 端的波形图,为了分析方便，设： Qn 为原来的状态，称为原态 ； Qn+1 为加触发信号后的状态， 称为 新态或 次态。,G1,G2,由逻辑图可求出基本 RS 触
3、发器的逻辑式,也可简记为,以下分四种情况分析其状态转换和逻辑功能。,当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有,即将触发器置 0 或保持 0 态。当负脉冲除去后触发器的状态保持不变，实现记忆功能。,即置 0 端有信号,状态转换过程图解,即置 1 端有信号,即将触发器置 1 或保持 1 态。当负脉冲除去后触发器的状态保持不变，实现记忆功能。,当端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有,状态转换过程图解,这种情况，,即将触发器保持原状态不变。,这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。,2可控RS 触发器,
4、增加了 G3 和 G4 组成的导引电路，,时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化， G3 门和 G4 门的输出均为 1，基本触发器保持原状态不变。,S 是置 1 信号输入端，高电平有效,R 是置 0 信号输入端，高电平有效,增加了时钟脉冲输入端 CP,G1,G2,G4,G3,只有当时钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端的输入状态 来决定其输出状态。,和是直接置 0 和直接置 1 端 ，就是不经过时钟脉冲的控制可以对基本 触发器置 0 或置 1 ，一般用于强迫置位。在工作过程中
5、它们处于 1 态。,可控RS 触发器的逻辑式,可分四种情况分析 CP = 1 时触发器的状态转换和逻辑功能，见下表。,可见当输入信号 R 和 S 的状态相反时，时钟脉冲来到后，输出 Q 端的状态总是与 S 端相同。,可控RS 触发器的工作波形图,(初态 Q = 0),因为 RS 触发器的输入信号组合存在着禁用组合，所以为了克服这种现象引出了JK 触发器、D 触发器。,14.1.2JK 触发器,主触发器的输出 端 Q 与从触发器的 S 端相连，端与从触发器的 R 端相连。非门的作用是使两个触发器的时钟脉冲信号反相。,它由两个可控RS 触发器串联组成，分别称为主触发器和从触发器。J 和 K 是信号
6、输入端， 它们分别与和 Q 构成与逻辑关系，成为主触发器的 S 端和 R 端，即,逻辑功能分析,(1) J = 1，K = 1,设时钟脉冲来到之前(CP = 0)触发器的初始状态为 0。这时主触发器的,当时钟脉冲来到后(CP = 1)， Q 端由 0 1，使从触发器的 S = 1，R = 0，当 CP 从 1 下跳为 0 时，非门输出为 1，从触发器也翻转为 1 态，从触发器与主触发器的状态是一致的。,反之，设触发器的初始状态为 1，同样可分析出，主、从触发器都翻转为 0。,JK 触发器计数波形图,设触发器的初始状态为 0。当 CP = 1 时，由于主触发器的 S = 0，R = 0，Q 端的
7、状态仍为 0，保持不变。当 CP 下跳时，由于从触发器的 S = 0，R = 0，也保持 0 态不变。,(2)J = 0，K = 0,如果初始状态为 1，同样可分析出，一个时钟脉冲来到后，将保持 1 态不变。即,(3)J = 1，K = 0,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是 1 态。,(4)J = 0，K = 1,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是 0 态。,主从型触发器具有在CP 从 1 下跳为 0 时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。,JK 触发器波形图,14.1.3D 触发器,总之，输出端 Q 的状态和该脉
8、冲来到之前输入端 D 的状态一致。即,可以将 JK 触发器转换为D 触发器，如右图所示。,当 D = 1，即 J = 1，K = 0 时，在 CP 的下降沿触发器翻转为(或保持) 1 态；,当 D = 0，即 J = 0，K = 1 时，在 CP 的下降沿触发器翻转为(或保持)0 态。,数据触发器,D 触发器的逻辑状态表,国内生产的 D 触发器主要是维持阻塞型，是在时钟脉冲的上升沿触发翻转，图形符号如下,D 触发器上升沿波形图,也可将 D 触发器转换为 T 触发器，如下图所示。,它的逻辑功能是每来一个时钟脉冲，翻转一次，即 ，具有计数功能。,14.2寄存器,寄存器用来暂时存放参与运算的数据和运
9、算结果。,14.2.1数码寄存器,下图是由可控 RS 触发器(上升沿触发)组成的 4 位数码寄存器，这是并行输入/并行输入的寄存器。工作之初要先清零。,4 位数码寄存器,14.2.2移位寄存器,移位寄存器不仅有存放数码而且有移位的功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移 1 位。,上图是由 JK 触发器组成的4位移位寄存器。FF0 接成 D 触发器，数码由 D 端输入。设寄存的二进制数为 1011，按移位脉冲(即时钟脉冲)从高位到低位依此串行送到 D 端。经过四个时钟脉冲，数码依次存入各触发器。,FF3,FF2,FF1,FF0,移位寄存器状态表,FF3,FF2,FF
10、1,FF0,14.3计数器,计数器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数。,可分为二进制计数器、十进制计数器及任意进制计数器。,14.3.1二进制计数器,4 位二进制加法计数器的状态表,1异步二进制加法计数器,由二进制加法计数器的状态表可见：,(1) 每来一个时钟脉冲，最低位触发器翻转一次；,(2)高位触发器在相邻的低位触发器从 1 变为 0 进位时翻转。,可用 4 个主从型 JK 触发器来组成异步 4 位二进制加法计数器。,由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步计数器。,二进制加法计数器的工作波形图(以 3 位为例),2同步二进制加法计数器,2
11、同步二进制加法计数器,如果计数器仍由四个主从型 JK 触发器组成，由二进制加法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式：,(1)第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，故 J0 = K0 = 1 ；,(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一个时钟脉冲才翻转，故 J1 = K1 = Q0 ；,(3)第三位触发器 FF2 ，在 Q1 = Q0 = 1 时再来一个时钟脉冲才 翻转，故 J2 = K2 = Q1 Q0 ；,(4)第四位触发器 FF3 ，在 Q2 = Q1 = Q0 = 1 时再来一个时钟脉冲才翻转，故 J3 = K3 = Q2 Q1 Q0 。
12、,由上述逻辑关系可得出同步二进制加法计数器的逻辑图。,14.3.2十进制计数器,8421 码十进制加法计数器的状态表,1同步十进制加法计数器,与二进制加法计数器比较，来第十个脉冲不是由 1001 变为 1010，而是恢复 0000。如果仍由四个主从型 JK 触发器组成。J、K 端的逻辑关系式应作如下修改：,(1)第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，故 J0 = 1，K0 = 1 ；,(2)第二位触发器 FF1 ，在Q0 = 1 时再来一个时钟脉冲才翻转，但在 Q3 = 1 时不得翻转，故，K1 = Q0 ；,(3)第三位触发器 FF2 ，在Q1 = Q0 = 1 时再来一个时钟
13、脉冲翻转，故 J2 = Q1 Q0，K2 = Q1 Q0 ；,(4)第四位触发器 FF3 ，在 Q2 = Q1 = Q0 = 1 时再来一个时钟脉冲才翻转，当来第十个脉冲时应由 1 翻转为 0，故 J3 = Q2 Q1 Q0 ， K3 = Q0 。,由上述逻辑关系可得出同步十进制加法计数器的逻辑图。,十进制加法计数器的工作波形图,2二 五 十进制计数器,下面给出 CT74LS290 型二 五 十进制计数器的逻辑图、外引线排列图和功能表。,它有两个时钟脉冲输入端，输入计数脉冲 CP0 和 CP1 。,R0(1) 和 R0(2) 是清零输入端；,S9(1) 和 S9(2) 是置“9”输入端。,CT
14、74LS290 型计数器的逻辑图,当 R0(1) 和 R0(2) 端全为 1时，将四个触发器清零；当 S9(1) 和 S9(2) 端全为 1 时，Q3 Q2 Q1 Q0 = 1001，即表示十进制数 9。,CT74LS290型计数器的功能表,使用说明,(1) 只输入计数脉冲 CP0，由 Q0 输出，为二进制计数器。,(2)只输入计数脉冲 CP1，由 Q3 、Q2 、Q1 输出，为五进制计数器。,(3)将 Q0 端与 CP1 端连接，即构成 8421 码十进制计数器。,利用其清零端进行反馈置 0，可得出小于原进制的多种进制的计数器。,CT74LS290 型计数器外引线排列图,它从 0000 开始
15、计数，来五个计数脉冲后，变为 0101，当第六个脉冲来得到后，出现 0110，,六进制计数器,下图为六进制计数器的连接方法：,由于 Q2 和 Q1 端分别接到R0(2) 和 R0(1) 清零端，强迫清零，0110 这一状态转瞬即逝，显示不出，立即回到 0000。,九进制计数器,例 1数字钟表中的分、秒计数器都是六十进制，试用两片 CT74LS290 型二 五 十进制计数器连成六十进制电路。,下图为九进制的连接方法,解六十进制计数器由两位组成，个位(1)为十进制，十位(2)为六进制。个位的最高位 Q3 连到十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3 由 1
16、 变为 0，相当于一个下降沿，使 10 位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。,Q3 Q2 Q1 Q0,S9(1) S9(2) R0(1) R0(2),C0 C1,个位(1),十位(2),14.4由 555 计时器组成的单稳态触发器和无稳态触发器,14.4.1555 定时器,以 CB555 为例进行分析，下面给出电路和外引线排列图。,CB555 定时器含有两个电压比较器 C1 和 C2、一个基本 RS 触发器、一个放电晶体管 T 以及由三个 5 k 的电阻组成的分压器。,各外引线的功能：,1 为接“地”端。,2 为低电平触发端。当 2 端的输入电压高于时， C
17、2 的输出为 1；当输入电压低于时， C2 的输出为 0， 使基本 RS 触发器置 1。,3 为输出端。输出电流可达 200 mA，由此可直接驱动继电器、发光二极管、扬声器、指示灯等。输出高电压约低于电源电压 UCC 1 3 V。,4 为复位端，由此输入负脉冲(或使其电位低于 0.7 V)可使触发器直接复位(置 0)。,5 是电压控制端，在此端可外加一电压以改变比较器的参考电压。不用时，经 0.01 F 的电容接“地”，以防止干扰的引入。,6 为高电平触发端。当 6 端的输入电压低于时， C1 的输出为 1；当输入电压高于时， C1 的输出为 0， 使基本 RS 触发器置 0。,7 为放电端，
18、当触发器的端为 1 时，放电晶体管 T 导通，外接电容元件通过 T 放电。,8 为电源端，外加电压范围为 5 18 V。,14.4.2由 555 定时器组成的单稳态触发器,触发脉冲由 2 端输入,1,单稳态触发器电路图,RC 为外接元件,6 端 7 端连在一起接 C,5 端接一小电容防干扰,工作原理如下：,1稳定状态 (0 t1),在 t1 以前，触发脉冲尚未输入， uI 为 1，其值于 ，比较器 C2 的输出为 1。若触发器的原状态 ，则晶体管 T 饱和导通，uC 0.3 V，故 C1 的输出也为 1，触发器的状态保持不变。,1稳定状态 (0 t1),若，则 T 截止， +UCC 通过 R
19、对 C 充电 ， 当 uC 上升略高于时，比较器 C1 的输出为 0，使触发器 翻转为。,结论：在稳定状态时，Q = 0，即输出电压 uO 为 0，见波形图。,2暂稳态(t1 t2),波形图,uI,在 t1 时刻，输入触发负脉冲，其幅度低于，故 C2 的输出为 0，,将触发器置 1，uO 由 0 变为 1， 电路进入暂稳态。这时因，放 电管 T 截止， 电源又对 C 充电，当 uC 上升略高于时(在 t3 时刻)， C1 的输出为 0，从而使触发器自动翻转到 Q = 0 的稳定状态。此后电容 C 迅速放电。,uI,输出 uO 为矩形脉冲，其宽度为(暂稳态持续时间 tp),tp = RCln3
20、= 1.1RC,单稳态触发器常用于脉冲整形和定时控制等方面。,多谐振荡器也称无稳态触发器，它没有稳定状态，同时毋须外加触发脉冲，就能输出一定频率的矩形脉冲(自激振荡)。,14.4.3由555定时器组成的多谐振荡器,下图是由 CB555 定时器组成的多谐振荡器。R1、R2 和 C 是外接元件。,接通电源 UCC后，它经 R1 和 R2对电容 C 充电,当 uC 上升略高于 比较器 C1 的输出为 0，将触发器置 0，则 uO 为 0,这时 ，放电管 T 导通，电容 C 通过 R2 和 T 放电，uC 下降。,当 uC下降，略低于 时，比较器 C2 的输出为 0，将触发器置 1，uO 又由 0 变
21、为 1。,由于，放电管 T 截止，UCC 又经 R1 和 R2 对电容 C 充电。如此重复上述过程，uO 为连续的矩形波。,第一个暂稳态的脉冲宽度 tp1 ，即电容 C 充电的时间：,tp1 (R1 + R2)Cln2 = 0.7(R1 + R2)C,第二个暂稳态的脉冲宽度 tp2 ，即电容 C 放电的时间：,tp2 R2C ln2 = 0.7R2C,振荡周期,T = tp1 + tp2 = 0.7(R1 + 2R2)C,*14.5举例应用,14.5.1数字钟,原理电路由三部分组成。,1标准秒脉冲发生电路,这部分电路由石英晶体 振荡器和六级十分频器组成。,2时、分、秒计数、译码、显示电路,3时
22、、分校准电路,2时、分、秒计数、译码、显示电路,这部分电路包括两个六十进制计数器、一个二十四进制计数器以及相应的译码显示器。,3时、分校准电路,以校“分”电路为例来说明。,(1)在正常计时时，与非门 G1 的一个输入端为 1，将它打开，使秒计数器输出的分脉冲加到 G1 的另一个输入端，并经G3 进入分计数器，而此时 G2 有一个输入端为 0，因此被封闭，校准用的秒脉冲进不去。,(2)在校“分”时，按下开关 S1 ，情况与(1)相反， G1 被封闭， G2 打开，标准秒脉冲直接进入分计数器，进行快速校“分”。,时校准电路的工作原理与分校准电路相同。,14.5.2四人抢答电路,四人抢答电路中的主要
23、器件是 CT74LS175 型四上升沿 D 触发器，其外引线排列图如右图，它的清零端和时钟脉冲 CP 是四个 D 触发器共用的。,抢答前先清零，Q1 Q4 均为 0，相应的发光二极管LED 都不亮；均为 1，与非门 G1 的输出为 0，扬声器不响。同时，G2 输出为 1，将 G3 打开，时钟脉冲 CP可以经过 G3 进入 D 确触发器的 CP 端。此时，由于 S1 S4 均未按下， D1 D4 均为 0，所以触发器的状态不变。,抢答开始，若 S1 首先被按下， D1 和 Q1 均变为 1，相应的发光二极管亮；变为 0，G1 的输出为 1，扬声器响。同时， G2 输出为 0，将G3 封闭，时钟脉冲 CP 便不能经过 G3 进入 D 触发器。由于没有时钟脉冲，因此，再按其他按钮，就不起作用了，触发器的状态不会改变。,01,01,10,1,0,