《纳米CMOS器件超浅结工程1.ppt》由会员分享，可在线阅读，更多相关《纳米CMOS器件超浅结工程1.ppt（23页珍藏版）》请在三一文库上搜索。
1、纳米CMOS器件超浅结工程1,张露 1211022608,发展超浅结离子掺杂技术的动力及主要问题,短沟道效应和源漏结深 源-漏穿通 串联电阻 热电子效应 结深、掺杂分布、激活和损伤 工艺集成,1.短沟道效应和源漏结深,短沟道效应（SCE）： MOS器件的开关特性由阈值电压来控制。当有效沟道长度减小后，电荷分享和漏致势垒降低效应将使阈值电压减小，如下图所示。,MOSFET器件的SCE,漏端感应势垒降低(DIBL):,短沟器件中，随漏压VDS的增加，漏极周围的耗尽区向源极扩散，漏极产生的电场可使源区附近的势垒降低，最终使源区电子注入沟道，从而引起器件在栅压低于阈值电压下的泄漏电流。,SCE的经验数
2、学表达式为： L沟道长度 tox 栅绝缘层厚度 Xj 漏区和源区的扩散结深,可以看出：随着结深的减小，SCE可以减弱,Xj,2.源-漏穿通,所谓源-漏穿通即指源-体结的耗尽层相互交叠在一起，即源、漏区发生短路，其结果是降低了沟道区载流子的势垒，形成截止态的穿通电流。,怎样避免源-漏穿通？,改变局部的沟道掺杂：使用逆向掺杂阱HALO或Pocket 离子注入区。 HALO注入可增加结下方和结周边的掺杂浓度,减小结深及其源、漏的耗尽层宽度，从而避免源-漏穿通。 要求：精密定位其结深 宽度需要采用合适的超浅结离子注入技术来满足。,3.串联电阻,在亚0.1um MOS器件中，由于源、漏的寄生电阻随结深的
3、减少而上升，会减小MOS器件的驱动电流和逻辑电路的噪声容限。采用硅化物技术一定程度上仅仅是减小了接触电阻，而实际的串联电阻包括了接触电阻、扩散区薄层电阻、扩展电阻和沟道边缘的积累层电阻（ ）。,接触电阻,扩散区薄层电阻,扩展电阻,沟道边缘的积累层电阻,MOSFET 器件的电流流动和串联电阻构成,4.热电子效应,由于器件尺寸的缩小，而电源电压没有按比例缩小，从而使一部分的电子或空穴在增大的电场中获得较高的动能而成为热载流子，并可能被注入到栅氧化层中，这一现象称为热电子效应（HCE:Hot Carrier Effect）,衬底热电子（SHE）：衬底中的电子扩散到表面耗尽层中,在纵向电场的作用下被发
4、射到栅氧层中； 沟道热电子（CHE）：沟道中由源极流到漏极的电子在沟道中的横向电场的作用下被发射到栅氧层中；一般位于漏极附近。,热电子效应的影响,损伤会导致氧化层中产生缺陷或氧化层界面上产生界面静电，甚至两者都有； 热载流子注入栅氧化层会引起阈值电压漂移、跨导退化，使器件的电流电压特性恶化，从而导致电路性能恶化； 热电子引起碰撞离化，产生电子空穴对，从而造成器件中的非正常电流；,总的来说，会影响器件的长期可靠性；,热电子效应的抑制措施,一般情况轻掺杂的超浅结掺杂漏LDD(Low Doped Drain)结构 弊端：增加源漏的寄生电阻， 影响器件工作的驱动电流。 实际的器件采用双结技术方案： 在
5、LDD结构区使用轻掺杂的超浅结 在源漏结构区使用重掺杂的深结 好处：1、轻掺杂的超浅结能够克服SCE和CE效应， 2、重掺杂深结能够优化器件的金属化程度， 减小寄生的串联电阻。,MOSFET 器件尺寸的缩小趋势（NTRS-1999),5结深、掺杂分布、激活和损伤,超浅结工艺:杂质的引人、退火激活和杂质扩散。 优化目标:最大的杂质激活和最小的杂质扩散。很高的杂质激活意味着掺杂原子的大部分将提供材料中的载流子,这对减小串联电阻是非常重要的。 结的掺杂分布是一个重要工艺参数，当结的分布是突变的、从表面到结有近似恒定的浓度时，可以获得最小的薄层电阻和结深,关系如下图所示。,对不同的掺杂种类，在不同结深
6、和表面杂质浓度时 计算出得突变分布的串联电阻,什么样的掺杂分布更有利？,具有相同的表面浓度和结深的实际器件掺杂分布是：,线性缓变的 突变的掺杂分布,它的行为更像一个与浅掺杂层相关的理想少数载流子二极管的接触。,串联电阻总是较高,如果掺杂太浅的结对质量会有问题吗？,答案是有。如果结太浅，当与金属或周围的高掺杂层达到平衡时，掺杂层就会耗尽或部分耗尽，结果这个结不再像一个理想二极管，它的电流机制将是从产生扩散电流变为热发射电流。在此情况下，结的泄漏电流将增加几个数量级，而且结深的微小变化就会引起电流的几个数量级得变化。,如果结的掺杂分布是高斯函数或指数函数， 结的最小深度必须增加，如下图所示，对于指
7、数分布，结深必须比突变分布大5倍以上，以避免耗尽。对一个作为理想欧姆接触的超浅结，其掺杂分布要尽可能地接近突变分布。,对10nm结深和不同掺杂分布计算出得接触势垒高度 (掺杂剂相同，表面浓度变化，结用CoSi2接触）,6.工艺集成,首先需要考虑的是新超浅结技术是否可以集成到现有的CMOS工艺中而且不引起器件性能的退化，并不需要较大的工艺变化。,其次，我们还必须考虑下面的问题：,新超浅结技术是否可以同时用于和结，同时完成源漏及栅掺杂； 是否会造成栅氧化层中陷阱的充放电和物理损伤； 对裸露硅的损伤是否会形成瞬态增强扩散 （TED）和杂质的再分布； 工艺是否兼容现有的典型CMOS掩摸材料； 是否会引入了可充当深能级中心的重金属元素和影响杂质 扩散、激活和器件可靠性的氟、氢、碳、氮等元素沾污。,除了结深和掺杂分布外，泄漏电流、电阻、重金属沾污和颗粒沾污等等都必须得到严格控制。下表示出了超浅结技术中的关键工艺参量。,超浅结技术对结深和沾污的要求,Major Fabrication Steps in MOS Process Flow,