《寄存器和移位寄存器.ppt》由会员分享，可在线阅读，更多相关《寄存器和移位寄存器.ppt（44页珍藏版）》请在三一文库上搜索。
1、(5-1),7.3 寄存器和移位寄存器,一、寄存器：,寄存器的主要组成部分是触发器（FF），一个FF可存储一位二进制代码或数据，故要存储 n 位二进制代码或数据，则需要用 n 个触发器构成的寄存器。,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,(5-2),例. 4位集成寄存器74LS175,功能表见P261 分析： RD ：低电平清零。 CP：只有在来到时才能将数据存储进寄存器。 CP=1CP=0时均保持原状态，电路可得到原码又可得到反码。,1,0,0,1,1,1,0,0,(5-3),二、移位寄存器：,具有移位功能的寄存器（左移或右移）,分类,单向寄存器,双向寄存器,循环移位寄存
2、器,(5-4),所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,(5-5),根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：,串入串出,串入并出,并入串出,并入并出,(5-6),四位并入 - 串出的左移寄存器,设A3A2A1A0 1011，在存数脉冲作用下，并行输入数据，使 Q3Q2Q1Q0 1011 。,下面将重点讨论 兰颜色的 那部分电路的工作原理。,(5-7),D0 ,D1 Q0,D2 Q1,D3 Q2
3、,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,并入初态 Q3Q2Q1Q0 1011,左移过程,(5-8),用波形图表示如下：,并入初态Q3Q2Q1Q0 1011,(5-9),四位串入 - 串出的左移寄存器：,“L”即需左移的输入数据.,数据由Q3 串行输出,(5-10),四位串入 - 串出的右移寄存器：,“R”即需右移的输入数据,数据由Q0 串行输出,(5-11),构成原理：既能左移又能右移。,给移位寄存器设置一个控制端如S，令S0 时左移；S1时
4、右移即可。,集成组件74LS194就是这样的多功能移位寄存器。,双向移位寄存器,(5-12),右移串行输入,左移串行输入,并行输入,工作方式 控制,(5-13),0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向右移动),左移(从QD向左移动),并入,(5-14),寄存器应用举例,例：数据传送方式变换电路,1.实现方法:,因为有7位并行输入，故 需使用两片74LS194；,(2) 用最高位QD2作为它的 串行输出端。,(5-15),2.具体电路:,(5-16),3.工作效果:,提醒：在电路中，“右移输入”端接 5V。,(5-17),例1.（习题7.2.1 ）
5、试画出图示逻辑电路输出端QAQD波形。 （并分析其逻辑功能）,启动信号加入置数 1110（Q0Q3） 同步置数，CP 设初状态为1111。 右移：由低到高位 右移输入DSR=1 第五个CP： Q3=0 DIR=Q3=0 Q0,CP,启动,0111,(5-18),分析：该电路能按固定的时序输出低电平脉冲， 是一个四相时序脉冲产生电路。,CP,Q0,Q1,Q2,Q3,1,1,1,1,1 2 3 4 5,(5-19),例2.（习题7.2.2） 试用74194构成8位双向移位寄存器。,解：需要2片74194。 （分析）将其中一片的QD接至另一片的右移 串行输入端DSR，而将另一片的QA接到这一片的左移
6、串行输入端DSL，同时把两片的S1、S0、CP、RD分别并联。,(5-20),右移: 由低到高,左移：,由高到低,3210,0123,(5-21),一、 计数器的功能和分类,1. 计数器的功能,记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。,2. 计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数循环规律(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,7.1 计数器,(5-22),二、 异步计数器的分析,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出
7、信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,例1. 三位二进制异步加法计数器。,(5-23),1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0 1,结论： 1. 各触发器间时钟不一致， 所以称异步计数器； 2. Q2Q1Q0各位间为二进制关系； 3. 计数从000开始到111结束，然 后循环，所以称加法计数。 （或叫上行计数）,(5-24),思考题：,试画出三位二进制异步减法计数器的电路图，并分析其工作过程。,优点：电路简单、可靠,缺点：速度慢,异步计数器的优缺点：,(5-25),三、 同步计数器的
8、分析,例2. 三位二进制同步加法计数器,在同步计数器中，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。,(5-26),分析步骤:,1. 先列写控制端的逻辑表达式：,J2 = K2 = Q1 Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0： 来一个CP，翻转一次；,Q1：当Q01时，可随CP翻转；,Q2：只有当Q1Q01时，才能随CP翻转。,(5-27),2. 列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0
9、 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,(5-28),3. 用波形图显示状态转换关系,注意：各触发器均在CP的下降沿翻转。,(5-29),思考题：,根据以上分析思路，试设计一个四位二进制同步加法计数器电路，并检验其正确性。,(5-30),四、 任意进制计数器的分析,1. 写出控制端的逻辑表达式：,J2 = Q1 Q0 ， K2 1,J1 = K
10、1 1,(5-31),2. 列写状态转换表，分析其状态转换过程：,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0 0,(5-32),结论： （1）电路计数循环由000到100，所为五进 制加法计数器。 （2）各触发器间CP不一致，所以为异步计 数。,3. 还可以用波形图显示状态转换表( 略 ),(5-33),另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲后，
11、能够进入计数循环，称为能够自行启动。,4. 检验其能否自动启动 ？,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,1 0 1 0 1 1 1 0 1 0 1 0,结论： 经检验，可以自动启动。,(5-34),5. 状态转换图,(5-35),1. 74161是4位二进制同步加计数器，功能表如下：,7.2 集成计数器,一、几种集成计数器见P249,(5-36),异步清零 当RD=0时，计数器输出直接置零,同步并行置数 RD=1 LD=0 且有CP时， 的数据送至QA QB QC QD,保持 RD=LD=1,ET*EP=0 ，计数器保持不变。 EP=
12、0，ET=1,进位输出 RCO也保持不变 ET=0, EP=X,进位输出 RCO=0 (RCO=ET*QAQBQCQD),计数，RD=LD=EP=ET=1时计数器计数， 分析P251时序图,分析：,(5-37),计数脉冲由CPA输入。输出由QA引出， 即为一个1位二进制计数器,2、 74LS193同步双时钟4位二进制可逆集成计数器， 功能表见P252，自己看书,3、 74LS290异步二-五-十进制加法集成计数器,计数脉冲由CPB输入，输出由QBQD引出， 即为五进制计数器,将 QA 与CPB 相连，计数脉冲由 CPA 输入，输出 由QDQA引出，即得8421码十进制计数器。 故74LS290
13、称为二-五-十进制计数器。,(5-38),74LS290电路分析（图见书P253）,(5-39),由状态方程画时序逻辑图,(5-40),二.用集成计数器构成任意进制计数器,例一、用74161构成九进制加法计数器,74131计数过程中，有M=16个状态（QDQCQBQA） （24=16）要构成N=9进制计数器。 因为 NM，则只需要一片M进制计数器即可， 若NM 则只需要多片M进制计数器即可 一般有两种方法： 反馈清零法。 反馈置数法。,(5-41),反馈清零法 适用于有清零输入端的集成计数器。,74161具有异步清零功能，在其计数过程中，不管它的输出处于那种状态，只要使RD=0，其输出状态就会
14、立即回到态，清零信号消失后，74161又从 状态开始重新计数。 要实现九进制计数器，则要求在第九个计数脉冲来到时，计数器回到态。,(5-42),对于74161，第九个脉冲来到后，其输出状态为1001（QDQA）（十进制的九）只要再用一个二输入端与非门，则可实现要求。如图，当 QD 和 QA 同时为1时，与非门输出为0，送入RD端使74161清零。而1001状态瞬间即逝，即1000直接进入0000，然后又从0开始计数。图见P255,(5-43),由状态方程画状态图,同理可实现任意进制（NM）的计数器,(5-44),反馈置数法适用于具有预置数功能的 计数器。,同步置数，只有在CP来到时，LD=0才能置数。 见P256图。 当输出为1000时，再来一个CP0000态， ? 问：为什么不在1001态置数？,例2. 用74HCT161组成256进制计数器。 (P257自己看书) 例3. 例7.1.4，计数器电路(自己看书！),