《硅通孔技术资料.ppt》由会员分享，可在线阅读，更多相关《硅通孔技术资料.ppt（24页珍藏版）》请在三一文库上搜索。
1、W/B在速度方面，3D技术节约的功率可使3D元件以每秒更快的转换速度运转而不增加能耗，寄生性和方法;硅片后处理等等。 3D封装改善了芯片的许多性能，如尺寸、重量、速度、产量及耗能当前，3D封装的发展有质量、电特性、机械性能、热特性、封装成本、生产时间等的限制，并且在许多情况下，这些因素是相互关联的。 手机和其他一些应用需要更加创新的芯片级封装（CSP）解决方案。现在系统设计师为了手机和其他很多紧凑型消费品，不得不选择用3D封装来开发z方向上的潜力。因此，业内人士将TSV 称为软铅焊、压焊(Wire Bonding) 和倒装芯片(FC)之后的第四代封装技术。,10,11,12,TSV与常规封装技
2、术有一个明显的不同点，TSV的制作可以集成到制造工艺的不同阶段。在晶圆制造CMOS或BEOL步骤之前完成硅通孔通常被称作Via-first。此时，TSV的制作可以在Fab厂前端金属互连之前进行，实现core-to-core的连接。Via-first也可以在CMOS完成之后再进行TSV的制作，然后完成器件制造和后端的封装。 3D TSV的关键技术包括：通孔的形成；堆叠形式（晶圆到晶圆、芯片到晶圆或芯片到芯片）；键合方式（直接Cu-Cu键合、粘接、直接熔合、焊接）；绝缘层、阻挡层和种子层的淀积；铜的填克（电镀）、去除；再分布引线(RDL)电镀； 晶圆减薄；测量和检测,1)通过刻蚀或激光熔化在硅晶体
3、中形成通孔 2)通过PECVD淀积氧化层 3)通过PVD、PECVD或MOCVD工艺淀积金属粘附层阻挡层种子层 4)通过电化学反应往通孔中淀积铜金属 5)通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属,13,TSV工艺,目前的芯片大多使用总线(bus)通道传输数据，容易造成堵塞、影响效率。更加节能也是TSV的特色之一。据称，TSV可将硅锗芯片的功耗降低大约40。另外，由于改用垂直方式堆叠成“3D”芯片，TSV还能大大节约主板空间。,通孔的形成,通孔的形成包括通孔制造 、通孔绝缘以及阻挡层 种子层和填镀 通孔制造 TSV技术的核心就是在晶片上加工通孔。目前通孔加工技术主要包括干法蚀刻，湿
4、法腐蚀，激光钻孔以及光辅助电化学蚀刻四种 通孔绝缘 通孔绝缘则通过CVD（化学气相沉淀）工艺沉淀获得 阻挡层 种子层和填镀 铜通孔中，阻挡层和种子层都通过溅射来沉积。由于电镀成本大大低于PVD/CVD，通孔填充一般采用电镀铜的方法实现,14,激光钻孔,激光钻孔技术是利用激光的局部超高温度使材料汽化而形成通孔。激光钻孔技术无需掩模材料，一次性穿透芯片表面绝缘层、金属层和硅基体，形成TSV通孔；且激光钻孔技术可形成侧壁倾斜的通孔，利于侧壁钝化层或种子层薄膜淀积和电镀填充。但激光钻孔也有其缺点和不足，无法满足未来更小孔径、高深宽比TSV通孔制作：（1）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔内
5、壁粗糙度较大，难以淀积连续绝缘层/种子层；（2）通孔内壁亚表面热损伤较大（图2），影响填充后孔的可靠性；（3）制作通孔尺寸精确度5 m,15,深反应离子刻蚀,深反应离子刻蚀，采用“博世”深孔刻蚀工艺。在每个刻蚀/钝化循环周期中，暴露的硅被 SF6各向同性刻蚀，再通过C4F8在通孔内壁淀积一层聚合物保护层，然后聚合物被分解去除，暴露的硅再被蚀刻，周而复始快速循环切换刻蚀和钝化，直至通孔达到工艺要求而结束。在每个刻蚀周期中都会在通孔侧壁上留下扇贝状的起伏 深反应离子刻蚀技术必须借助厚膜光刻技术，在晶圆表面预先形成通孔图形，利用晶圆材质与掩模材料的不同刻蚀速率（刻蚀比50:1），形成垂直通孔，其具有
6、以下特点：（1）通孔直径10 m，深宽比大于10:1；（2）通孔侧壁呈垂直或较小锥度，利于深孔金属填充；（3）通孔侧壁要足够光滑，扇贝尺寸100 nm，确保获得连续的金属膜层；（4）通孔侧壁无热损伤区，提高通孔可靠性。常用填充金属铜膨胀系数远大于硅、砷化镓等材料而易导致可靠性问题。为提高可靠性，TSV通孔直径越小越好，应小于10 m，只有深反应离子刻蚀满足此需求，将成为硅通孔制作技术的必然选择和主流技术,16,阻挡层及种子层金属淀积,通常TSV工艺采用电镀铜工艺进行通孔填充。Cu在SiO2介质中扩散速度很快，易使其介电性能严重退化；Cu对半导体的载流子具有很强的陷阱效应，Cu扩散到半导体本体材
7、料中将严重影响半导体器件电性特征；Cu和SiO2的粘附强度较差，必须在二者中间淀积一层Ta、TaN/Ta、TiN 、TiW、Cr、Ti等扩散阻挡层，防止铜扩散并提高种子层的粘附强度。通常TSV硅通孔深宽比大于7:1，甚至达到12:115:1。常规磁控溅射技术难以在高深宽比通孔侧壁上淀积连续的金属层，设备厂商开发了高离子化金属等离子磁控溅射技术。,17,常用淀积技术表,18,无论堆叠形式和连线方式如何改变，在封装整体厚度不变甚至有所降低的趋势下，堆叠中所用各层芯片的厚度就不可避免的需要被减薄。一般来说，较为先进的多层封装使用的芯片厚度都在100um以下。长远来说，根据目前的路线图，芯片厚度将达到
8、25um左右的近乎极限厚度，堆叠的层数达到10层以上。即使不考虑多层堆叠的要求，单是芯片间的通孔互连技术就要求上层芯片的厚度在2030um，这是现有等离子开孔及金属沉积技术所比较适用的厚度，同时也几乎仅仅是整个器件层的厚度。因此，硅片的超薄化工艺(50tLm)将在封装技术中扮演越来越重要的角色，其应用范围也会越来越广泛,芯片减薄,超薄晶圆减薄技术,3D-TSV封装技术需要将晶圆/芯片进行多层叠层键合，同时还必须满足总封装厚度要求，必须对晶圆厚度减薄至30100 m。传统单一晶圆减薄技术（表4）无法满足工艺要求，需要开发超薄晶圆减薄技术当晶圆减薄至30 m极限厚度时，要求表面和亚表面损伤尽可能小，一般采用机械磨削+CMP、机械磨削+湿式刻蚀、机械磨削+干法刻蚀、机械磨削+干式抛光等四种减薄工艺方案。,19,晶元化学减薄过程原理,20,芯片/晶圆叠层键合技术,3D-TSV封装技术需要将不同材料、不同种类、不同尺寸的裸芯片在垂直方向进行叠层键合，实现机械和电气互连。 根据键合材料不同，主要有硅熔融键合、金属热压键合、共晶键合、聚合物键合等。硅熔融键合温度较高、工艺条件苛刻；聚合物键合热稳定性较差，较少用于3D-TSV封装，金属热压键合、共晶键合与现有半导体封装工艺设备兼容而被广泛采用。,21,3D-TSV封装技术典型应用案例,22,23,Thank You,Marx Ma,