《数电课程设计抢答器电路.doc》由会员分享，可在线阅读，更多相关《数电课程设计抢答器电路.doc（13页珍藏版）》请在三一文库上搜索。
1、数电课程设计论文 论文题目： 学 院： 专 业： 年 级： 学 号： 学生姓名： 指导教师： 2011年7月7日数电课程设计 数字抢答器数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。借助这个思路，可以运用数电原理、各种元件，构成一个可供八位选手使用的八位数字抢答器电路。一、预设功能1、抢答器共八路，可供八位选手参加比赛，其编号分别为0、1、2、3、4、5、6、7，此外，此外还有一个按钮给主持人用来清零
2、。2、答器具有数据锁存功能，并将锁存的数据用LED数码管显示出来。在主持人将系统清零后，若有参赛者按动按钮，数码管立即显示出最先动作的选手的编号。3、抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。即不显示后动作的选手编号。4、主持人有控制开关，可以手动清零复位。5、竞赛器具有可调倒计时的功能，当主持人启动“开始”键后，定时器进行倒计，也可根据比赛的实际情况设计答题倒计时的时间。二、设计原理1、设计的主要难题是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答
3、信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。2、当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的编号，也可以用发光二极管直接指示出组别。3、在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有选手抢答，显示该组别并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无选手抢答，则计时指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答，这个问题，可以由计数器和秒脉冲电路组成的倒计时电路解决，秒脉冲电路可以用555定时器组成。三、设计过程（一） 抢答电路 此部分电路主要完成的功能是实现8
4、路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。使用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S 置于清除端时，RS 触发器的 R、S 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端 0，使之处于工作状态。当开关S 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七
5、段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR 1，使74LS148 优先编码工作标志端，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为CTR1，使优先编码工作标志端1， 5 所以74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。设计原理图如下：据图，以下进行详细解析：1、RS触发器：1）. 保
6、持状态。当输入端接入=1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。2）. 置0状态。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。3）. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G1的输出端次态翻转为1，而=1和=1共同使G2的输出端=0；同理当=1、=0，也会
7、使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。4）. 不定状态。当=0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称=0是不定状态，在实际电路中要避免此状态出现。74LS179是4RS触发器集成电路，其中有两个触发器有两个置1端S，使用时只要并联起来就可以了。2、74LS148优先编码器：74LS148的输入端和输出端低电平有效。是输入信号，为三位二进制编码输出信号，1时，编码器禁止编码，当0时，允许编码。是技能输出端，只有在0，而均无编码输入信号时为0。为优先编码
8、输出端，在0而的其中之一有信号时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。其真值表如下：输 入输 出1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X011111111001001111111111013、译码显示电路二进制译码器是
9、将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.53V，驱动电流为几十毫安。图1-3是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输
10、出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图1-4（a）是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极ag由相应的BCD七段译码器来驱动。（二）倒计时电路 接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示00；主持人将开关闭合即“开始”状态，宣布开始抢答器工作。定时器计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示时间。如果再次抢答必
11、须由主持人再次操作清除和开始状态开关。倒计时电路设计原理图如下：该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74LS192 的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时
12、，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。下面详细介绍各组成部分：555构成多谐振荡器，振荡频率fo1.43/（RI2R2）C。当R1=15K，R2=64K，C1=10uF=10000nF时，T=1s。74LS192计数器：74LS192 的清除端是异步的。当清除端（MR）为高电平时， 不管时钟端（CPD、CPU）状态如何，即可完成清除功能。74LS192 的预置是异步的。当置入控制端为低电平时， 不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。 74LS19
13、2 的计数是同步的，靠CPD、CPU同时加在4 个触发器上而实现。在CPD、CPU上升沿作用下Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时， 错位输出端输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。74LS48译码器：74LS48译码器是用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接
14、驱动LED显示器。引脚排列如图 3.5 所示。其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。/消
15、隐输入（低电平有效）/脉冲消隐输出（低电平有效） 灯测试输入端（低电平有效） 脉冲消隐输入端（低电平有效）四、设计结论和心得体会一星期的数电课程设计终于结束，我也终于把电路和论文做了出来，不禁长出一口气。设计是复杂而辛苦的，几天的时间，我都坐在寝室里，电脑前面，日夜不停地思考电路的原理、连线的方式和将要出现的问题，动手之时，复杂的电路更是让人头晕眼花，尤其出现了问题，却找不到原因，只能一步步调试，一步步推测，最终完成之时，实在是让人长出一口气，却又感到莫名的成就感。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免
16、有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此应该在设计前做好充分的准备，详尽的资料准备，将为你的设计成功打下坚实的基础。设计的过程中，实在遇到了不少问题，比如说对于proteus系统的生疏，有些芯片根本不认识、不熟悉，为此，只能花时间去查资料，去熟悉芯片和系统，几天时间过去，由生疏到熟悉，再到游刃有余，我已经完成了一个转变，相信有了这一次经验，日后的设计其他电路过程中，必将能够更好地完成。电路的测试也是非常复杂的，世界上少有一开始就能成功的电路，我的设计也不例外。先开始的时候，总是失败，几日时间，前后经历
17、了经历了阶段性成功的狂喜、测试失败后的绝望、陷入困境时的不知所措，重新投入的振作，回头想来，实在不胜唏嘘。仿真之时，好的单元电路的连接及电路的细节设计可以增加仿真的成功率，元件的摆放、连线都足见真功夫，一开始，我多次将各元件间的连线搞得乱七八糟，相应的，电路也总是失败，后来参考了别人的设计方式，这才做出了清晰美观的电路设计图。总之，通过这次课程设计，我有了很多收获。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。附录：总图如下：