《六进制同步加法计数器（无效态：000100）2、串行序列发生 器的设计（检测序列010101）3.用集成芯片设计13进制计数器.doc》由会员分享，可在线阅读，更多相关《六进制同步加法计数器（无效态：000100）2、串行序列发生 器的设计（检测序列010101）3.用集成芯片设计13进制计数器.doc（14页珍藏版）》请在三一文库上搜索。
1、成成 绩绩 评评 定定 表表 学生姓名宋林杰班级学号1103010131 专 业自动化课程设计题目数字电子课程 设计 评 语 组长签字： 成绩 日期 2013 年 7 月 日 课程设计任务书课程设计任务书 学 院信息科学与工程专 业自 动 化 学生姓名宋林杰班级学号 1103010131 课程设计题目 1.六进制同步加法计数器（无效态：000，100）2、串行序列发 生器的设计（检测序列 010101）3.用集成芯片设计 13 进制计数 器 实践教学要求与任务实践教学要求与任务: : 1) 采用实验箱设计、连接、调试三位二进制计数器。 2) 采用实验箱设计、连接、调试串行序列检测器。 3) 采
2、用 multisim 仿真软件建立复杂的计数器电路模型； 4) 对电路进行理论分析； 5) 在 multisim 环境下分析仿真结果，给出仿真时序图； 6) 撰写课程设计报告。 工作计划与进度安排工作计划与进度安排: : 第 1 天： 1. 布置课程设计题目及任务。 2. 查找文献、资料，确立设计方案。 第 2-3 天： 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。 第 4 天： 1. 安装 multisim 软件，熟悉 multisim 软件仿真环境。在 multisim 环境下 建立电路模型，学会建立元件库。 2. 对设计电路进行理论分析、计算。 3. 在 multis
3、im 环境下仿真电路功能，修改相应参数，分析结果的变化情况。 第 5 天： 1. 课程设计结果验收。 2. 针对课程设计题目进行答辩。 3. 完成课程设计报告。 指导教师： 2013 年 6 月 日 专业负责人： 2013 年 月 日 学院教学副院长： 2013 年 月 日 目录目录 1 课程设计的目的与作用 .1 2 设计任务 .1 2.1 同步计数器 .1 2.2 串行序列信号发生器.1 2.3 设计集成芯片计数器 .2 3 设计原理.2 3.1 同步计数器.2 3.2 串行序列信号发生器.3 3.3 集成芯片计数器.3 4 实验步骤.3 4.1 同步计数器的设计.3 4.2 串行序列发生
4、器.7 4.3 用集成芯片设计计数器.9 5 设计总结.11 6 参考文献.11 1 课程设计的目的与作用课程设计的目的与作用 （1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调 试相应的电路。 （2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简 单地计数器。 （3）掌握序列信号发生器的分析，设计方法及应用。 （4）掌握用集成芯片设计 N 位计数器的方法。 （5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。 2 设计任务设计任务 2.1 同步计数器同步计数器 （1） 设计一个六进制同步加法计数器（无效状态是：000、
5、100） 。 （2） 在实验中选用合适的触发器，组合电路可以选用与非门或与非门， （3） 根据同步计数器原理设计相应的加法计数器电路图。 （4） 根据设计好的电路图用 Multisim 进行仿真，并且调试电路发现电路中的错误并加 以改正。 （5） 检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电 路功能。 2.2 串行序列信号发生器串行序列信号发生器 （1） 设计一个序列信号发生器，其中序列为（010101） 。 （2） 实验中选择合适的芯片，可以选用与非门和与门。 （3） 根据串行序列发生器原理设计串行序列发生器原理图。 （4） 根据电路原理图使用 Multisim 进
6、行仿真。 （5） 检测电路功能，确保电路可以正常工作。 2.3 设计集成芯片计数器设计集成芯片计数器 （1） 用集成芯片设计一个十三进制计数器。 （2） 根据要求选用适当的芯片。 （3） 在选好的芯片的基础上设计电路。 （4） 在 Multisim 软件环境下进行仿真，调试电路确保电路连接正确。 （5） 检测电路的功能。 3 设计原理设计原理 3.1 同步计数器同步计数器 （1） 广义的讲，一切可以完成计数工作的器物都是计数器。在数字电子技术中，计数 器是用来统计输入脉冲个数的电路，是组成数字电路和计算机电路的基本时序部 件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加
7、法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成 递减功能，则称其为可逆计数器。在同步计数器中，多个触发器共用同一个时钟 信号。时钟信号是计数脉冲信号的输入端。 （2） 时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方 程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程：再根据给 定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。 （3） 设计过程如下： 逻 辑 抽 象 状态表 设 计 时 序 电 路 驱动方程 时钟方程 输出方程 状态方程 时序图 状态图 计 算 图 1：计数器设计流程图 3.2 串行序列信号发生器串行序列信号发生
8、器 （1） 串行序列发生器可以用于产生一列按照高低电平的不同顺序排列的脉冲信号的电 路。 （2） 在触发器组成的计数器电路中，每一个状态都可以对应一个输出值，可以将各个 不同的输出值作为脉冲信号的输出。 （3） 在触发器的基础上对每一个状态设一个相应的输出值，并且求出相应的输出方程。 当计数器按照脉冲信号计数时，输出值按照设计值输出高低电平，便可以得到脉 冲信号。 3.3 集成芯片计数器集成芯片计数器 （1） 选择相应的集成芯片。 （2） 根据计数器位数设计相应的连线，选择相应的置零端。把计数位数转换成二进制 数把为 1 的端口找出来连接到与非门上在接到置零端。 4 实验步骤实验步骤 4.1
9、同步计数器的设计同步计数器的设计 （1） 根据要求状态图如下： 001 010 011 101 110 111 排列： 210 nnn Q Q Q （2） 选择触发器、求时钟方程、输出方程、状态方程： 图 2：计数器状态图 选择触发器： 1 在所有触发器中 J、K 触发器功能齐全、使用灵活。在此选用 J、K 触发器（实验连 接实物时用两个 74LS112 芯片） 。 求时钟方程： 2 采用同步时钟，所以取： 012 CPCPCPCP 求输出方程： 3 A确定约束项： 由所给计数要求可得，无效状态为 000、100 。对应的最小项、 210 nnn Q Q Q 为约束项。 210 nnn Q Q
10、 Q B求状态方程： 根据状态图，由现态及对应的次态列出关于次态卡诺图如下： 210 nnn QQQ、 00 01 11 10 010101011 110001111 图 3：集合卡诺图 1n Q 上图为整体上列出的卡诺图，要求状态方程必须要分别列出对应的次 210 nnn QQQ、 态的卡诺图。根据卡诺图进行化简求出相应的次态表达式，并且还要化成和特性方 程相关的形式以便求出驱动方程。 对应的次态卡诺图如下： 210 nnn QQQ、 0 1 10 nn Q Q 2 n Q 00 01 11 10 00 01 11 10 011 101 011 101 （a）卡诺图 （b）卡诺图 +1 0
11、n Q +1 1 n Q 00 01 11 10 010 101 （c）卡诺图 +1 2 n Q 图 4：卡诺图 1n Q 显然，由图 4 所示的各个触发器的卡诺图可以得到状态方程如下： 1 01010 nnnnn QQ QQ Q 1 1101 nnnn QQQ Q 1 2102102 nnnnnnn QQ Q QQ Q Q C求驱动方程： J、K 触发器的特性方程为： 1nnn QJQKQ 与上式中状态方程相比较可以得到驱动方程如下： 01 n JQ 1 1J 201 nn JQ Q 01 n KQ 10 n KQ 201 nn KQ Q 0 00 1 1 1 10 nn Q Q 10 nn
12、 Q Q 10 nn Q Q 2 n Q 2 n Q2 n Q （3） 画逻辑电路图： 根据所选用的触发器和时钟方程、驱动方程画出实验接线图如下： 图 5：六进制计数器连线图 （4）检查电路能不能自启动： 将无效状态000、100代入状态方程可以得到： 000 010 （有效状态） 100 110 （有效状态） 能够自启动。 （5）实验仪器 、数字电子技术试验箱一个 ! 、万用表一个 2 、集成芯片：74LS112 两片、74LS08 一片、74LS00 一片 3 、导线若干 4 （6）实验结论: 经过实验可知，电路满足时序图变化，并且可以自启动。 4.2 串行序列发生器串行序列发生器 （1）
13、 根据串行序列发生器的要求，正好六个状态。可以在以上实验的基础上对每一 个状态加一个输出状态。 （2）状态表如下： 表 1：脉冲序列状态表 （2） 状态图如下： 001 010 011 101 110 111 2 n Q 1 n Q 0 n Q Y 0010 0101 0110 1011 1100 1111 图 6：脉冲状态图 /0/1 /1/0 /0/1 （3）根据上图可以列出关于Y的输出状态卡诺图如下: 00 01 11 10 001 110 图 7：Y 输出卡诺图 （4）根据以上卡诺图化简可以得到 Y 的表达式： 2020 nnnn YQ QQ Q 2020 nnnn Q Q Q Q （
14、5）实验用 JK 触发器，由上一实验可得驱动方程为：（电路可以完成自启动） 01 n JQ 1 1J 201 nn JQ Q 01 n KQ 10 n KQ 201 nn KQ Q （6） 在图 5 的基础上加入三个与非门可得 Y 的输出端，实验接线图如下： 图 8：脉冲序列发生电路 0 1 10 nn Q Q 2 n Q （7） 经检测，当开关 S1a 开合产生脉冲时小灯泡会按照 010100 序列亮暗。即电路 可以产生 010100 序列的脉冲序列。脉冲序列如下图所示： 图 9：脉冲序列波形图 4.3 用集成芯片设计计数器用集成芯片设计计数器 （1）根据实验要求，要设计 13 进制计数器，
15、在此选用 74LS161 芯片做 13 进制计数器。 （2）芯片功能介绍： 状态表： ! 表 2:74LS 状态表 异步清零功能 2 输入输出注 0123PT CRLDCT CT CPD D D D 1111 0123 nnnn QQQQ CO 0 x x x x x x x x 1 0 x x 0123 d d d d 1 1 1 1 x x x x 1 1 0 x x x x x x 1 1 x 0 x x x x x 0 0 0 0 0123 d d d d 计数 保持 保持 0 0 清零 置数 0123 nnnn T COCT Q Q Q Q 0123 nnnn COQ Q Q Q 0
16、123 nnnn COQ Q Q Q 当=0 时，计数器清零。从表中可以看出，在=0 时，其他输入信号都不起作用，CRCR 由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，=0 正是通过复位计CR D R 数器也即是异步清零的。 同步并行置数功能 3 当=1、=0 时，在上升沿操作下，并行输入数据进入计数器，使CRLDCP 03 dd: =。 0123 nnnn Q Q Q Q 0123 d d d d 二进制同步加法计数功能 4 当=1 时，若，则计数器对信号按照 8421 编码进行加法计数。CRLD1 TP CTCPCP 保持功能 5 当=1 时，若，则计数器将保持原来状态不变。对于
17、进位输出信CRLD0 TP CT CP : 号有两种情况，如果=0，那么=0；若是=1，则。 T CTCO T CT 0123 nnnn COQ Q Q Q （3）实验中选异步清零端清零。由于是 13 进制计数器， =。那么置零CR 10 1321101 信号表达式=。计数时=1、。CR 023 nnn Q Q QLD1 TP CTCP （4）设计电路图如下： 图 10：集成芯片 13 进制计数器 （5）经过仿真，以上电路随着脉冲信号的加入，计数器按照十三个数进行循环，012: 符合十三进制计数器的要求。 5 设计总结设计总结 经过本次数电课程设计，我对常用逻辑元件（如 74LS112、74L
18、S161、74LS08、74LS00 等） 、数字电路的分析与设计有了更进一步的学习 和了解。同时，通过这次课程设计，我对所学的数字电子技术基础知识有了更进一步的 巩固，为以后进一步学习数字电子技术及其相关专业知识打下跟坚实的基础。数字电子 技术课程设计是学习数字电子技术的一个重要环节，对巩固理论知识、加深对数字电子 技术课程内容的理解、培养理论联系实际的能力都有很大的帮助。在实验过程中，通过 对基本仪器的使用、元器件的检测及使用、电路的连接、电路调试及故障的排除，还有 数据的记录、分析、总结等环节，培养了我们进行科学实验、解决实际问题的能力，而 且还培养了我们严谨求实的科学研究作风。为我们以
19、后的学习乃至于就业等有很大的帮 助。 本次课程设计中，我遇到了不少问题。通过查阅资料，与同学共同研究，最终把各 个问题完全解决。在设计电路时，经过多次的调试、运行、修改，最终设计出了计数器 和脉冲序列发生器。而且通过实验中的仿真环节，我们对 Multisim 的使用有了进一步的 学习，对该软件的使用更加熟练，并且学会了用 Multisim 解决一些实际问题。 6 参考文献参考文献 1 数字电子技术 阎石 北京：高等教育出版社 1998 年 2 电子技术基础：数字部分 康光华 北京：高等教育出版社 2000 年 3 现代电子学及应用 童诗白、徐振英 北京：高等教育出版社 1994 年 4 集成电子技术 蔡惟铮 北京：高等教育出版社 2004 年 5 数字集成电子技术教程 李世雄、丁康源 北京：高等教育出版社 1993 年