《05电子数字电路期末试卷A.doc》由会员分享，可在线阅读，更多相关《05电子数字电路期末试卷A.doc（4页珍藏版）》请在三一文库上搜索。
1、中山市中等专业学校2006/2007 学年 第一学期期末考试卷 类型（ A ）专业 电 子 年级 05 课程 数字电路 出卷人 开 萍 审卷人 学校： 班级： 姓名： 学号： 题号一二三四五六七八九十总分得分一、选择题（共30分 每小题1.5分）1、N位二进制数最多可为_个事物编码。AN BN2 C2N 2、AB的逻辑表达式为_。A B C 3、T触发器 _。A具有置零功能 B具有置1功能 C具有保持和计数翻转功能4、优先编码器_。A输出端给出优先权高的那个输入端的代码B输入信号必须互斥 C输入端只能有一个信号有效5、通常TTL电路的功耗 _ _CMOS电路的功耗。A小于 B大于 C几乎等于6
2、、在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 。A abcd B bcda C badc 7、芯片74LS04中，LS表示 。A 低功耗肖特基 B 低速肖特基 C 低密度高速8、下列四个数中，与十进制数（163）10不相等的是 A(A3)16 B（10010011）2 C（000101100011）8421BCD 9、由与非门构成的基本RS触发器，当RD，SD都接高电平时，该触发器具有 功能。A置1 B保持 C输出不定态10、数字信号与模拟信号的不同之处是 。A数字信号在大小上不连续，在时间上连续，模拟信号则相反；B数字信号在大小上连续，在时间上不连续，
3、模拟信号则相反；C数字信号在大小和时间上均不连续，模拟信号则相反11、一个四输入端或非门，使其输出为1的输入变量取值组合有 种。A15 B8 C112、在下列逻辑部件中，属于组合逻辑电路的是 。A计数器 B数据选择器 C寄存器13、单稳态触发器的主要用途是 。A整形、延时、鉴幅 B延时、定时、存储 C延时、定时、整形14、将二进制数（111111）2转换为十进制数，正确的结果是 。A 64 B 63 C3115、以下实现 F1 =的电路是 。16、判断图1.16所示电路为： 。A数码寄存器 B 左移位寄存器 C 右移位寄存器17、附图1.17所示电路的逻辑表达式为 。A B C18、将二进制数
4、（11000.101）2转换为十六进制数，正确的结果是 。A（18.B）16 B（18.5）16 C（18.A）1619、将8421BCD码（01101001）8421BCD转换为对应的十进制数，正确的结果是 。A 69 B 105 C10120、电路如下图，已知电路的当前状态Q3 Q2 Q1 Q0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为 。A1100 B1101 C 0000 二、分析问答题：（共20分 每小题10分）1、试比较说明组合逻辑电路与时序逻辑电路的区别。2、有一JK触发器，已知CP，J，K信号波形如图2.2
5、所示，请画出Q端的波形。（设Q的初始状态为0） 三、分析设计题：(共50分 除最后一小题14分外其他每小题12分)1、请用与非门设计一个三变量的多数表决电路。具体要求如下： （1）输入变量A、B、C为高电平时表示赞同提案 （2）当有多数赞同票时（A有否决权）提案通过，输出高电平 （3）最后画出电路接线图2、3线8线译码器74LS138的逻辑功能及引脚图如下：A2A1A0输 出0全11全1100 0 0，其余为110，其余为1请利用74LS138和必要的与非门设计一个多输出的组合逻辑电路。输出的逻辑式为：Z1=A+BC+AC Z2=B+AC3、请用555定时器实现一个单稳态触发电路（暂态时间为1
6、S），555定时器功能表及引脚图如下：UI1 UI2 输出UO TD状态 0 1 1 1 10 导通0 导通1 截止保持 保持1 截止4、十六进制计数器74LS161逻辑符号及功能表如下74LS161功能表 CTP CTT CP D0 D1 D2 D3Q0 Q1 Q2 Q30 1 0 d0d1 d2 d31 1 1 1 1 1 0 1 1 0 1 0 0 0 0d0 d1 d2 d3正常计数保持保持（1）若161当前状态Q3 Q2 Q1Q0为0111，D0 D1 D2 D3为“全1”，=0并保持，请画出在两个CP作用下的状态转换关系；（2）并请设计一个八进制计数器（可附加必要的门电路）；（3）请用七段数码管将161的状态显示出来。 密封线（A）（B）（C）图1.16附图1.17附图3.4密封线线封密线线图2.2学校： 班级： 姓名： 学号： 学校： 班级： 姓名： 学号： 学校： 班级： 姓名： 学号： 线封密密线封封密