《十六进制七段数码显示管设计.docx》由会员分享，可在线阅读，更多相关《十六进制七段数码显示管设计.docx（12页珍藏版）》请在三一文库上搜索。
1、电 子 科 技 大 学实验报告学生姓名：学 号：指导教师：王振松一、实验室名称：现代测试技术实验室二、实验项目名称： 3 位十六进制七段数码显示管设计三、实验原理：对 4 个 7 段 LED 数码管的每个 LED 显示屏都是按照一个“数字 8” 的模式安排了 7 个发光二极管组成部分。每段 LED 可以单独照明 ,这 7 个段的每个 LED 的阳极是连接在一起 ,成为一个共同的阳极电路节点 ,但 LED 的阴极保持独立。 如需要每一位显示不同的数字 ,则需利用人眼的视觉残留效应进行动态刷新显示 ,以 30 次/秒的速度以此显示 4个十六进制数。所以是 s1:0的数值必须以此速度从 03 计数。
2、同时输出 an3:0的数值必须和 s1:0同步，这样就保证在正确的时间显示正确的数字。当然同时要使用使能端控制第三位数码管使其熄灭。四、实验目的：1. 进一步熟悉 Xilinx 公司 EDA 开发系统软件平台的操作。2. 学会将 50M 的晶振经多次分频后得到低频脉冲信号。3. 学会用 Verilog HDL 中的 case语句来创建七段译码器。4. 学会使用原理图作为顶层图实现数字电路。5. 掌握数码管动态扫描显示技术。6. 学会用 BASYS2 FPGA 开发板下载执行并验证代码。五、实验内容：1) 利用 HDL 代码输入方式在 Xilinx ISE 13.4 平台上实现一个十六进制七段数
3、码显示管设计；2) 使用原理图作为顶层图实现数字电路，使用模块实例语句连接前面所设计的七段译码器模块；3) 生成比特流文件下载到开发板上进行验证。六、实验器材（设备、元器件） ：1) 计算机（安装 Xilinx ISE 13.4 软件平台）；2) BASYS2 FPGA 开发板一套（带 USB-MiniUSB 下载线）。七、实验步骤：1、在 Xilinx ISE 13.4平台中，新建一个工程LED 。我们选用的BASYS2FPGA 开发板采用的是Spartan3E XC3S100E芯片和CP132 封装，设置好器件属性。2、在工程管理区任意位置单击鼠标右键，在弹出的快捷菜单中选择“New So
4、urce”命令，弹出新建源代码对话框， 这里我们选择“VerilogModule”类型，输入 Verilog 文件名。 ISE 会自动创建一个Verilog 的模板，并在源代码编辑区打开，接下来的工作就是将代码编写完整。完整代码如下：module LED(input i0,input i1,input i2,input i3,output reg 7:0 o);wire3:0 i;assign i0=i0;assign i2=i2;assign i1=i1;assign i3=i3;/七段数码管always(*)case(i)/控制表达式0:o=8b00000011;/分支表达式1:o=8b1
5、0011111;2:o=8b00100101;3:o=8b00001101;4:o=8b10011001;5:o=8b01001001;6:o=8b01000001;7:o=8b00011111;8:o=8b00000001;9:o=8b00001001;hA:o=8b00010001;hB:o=8b11000001;hC:o=8b01100011;hD:o=8b10000101;hE:o=8b01100001;hF:o=8b01110001;default:o=8b00000011;endcaseendmodule保存后 ,在 ISE 左侧菜单的Design Utilities里点击 Cre
6、at SchematicSymbol 生成电路模块 ,这样 ,我们自己设计的一块译码器电路就完成了,如果编译有错误 ,反复修改直至成功。3、接下来设计一个顶层电路,实现我们需要的功能。在项目中添加“ New Source”,选择“ Schematic”类型 ,则进入原理图设计阶段。软件在左侧的 Symbols 栏中提供大量的芯片库供使用。接下来再连上7 段码译码器就可以驱动数码管显示了,在symbols里面选择当前的工作目录就可以看到我们设计的译码器led7segment,加入电路，再增加若干个输入、输出端口,这个电路就设计好了。接下来要将电路图与实际开发板引脚绑定,需要加入引脚定义文件,Ne
7、w source-Implementation Constraints File, 加入后缀为ucf 的引脚定义文件 ,或在项目中双击I/Opin planning)PlanAhead)-Pre-Synthesis进入向导。最终生成的 ucf 引脚定义文件如下 :其中 ,NET CLK LOC = B8; 的含义为将项目中的 CLK 线绑定在开发板的“ B8”脚 ,具体引脚可见开发板上的字。接下来生成电路文件 ,点击 Generate Programming File, 经过漫长的等待,将会出现绿色钩 ,表示成功了。4、选择 sch 项目下的 design 一栏，点击 Configure Ta
8、rget Device，展开二级菜单，双击Manage Configure Processes，打开 ISE Impact，双击 Boundary Scan。在右侧空白处右击，选择Initialize Chains，选择“是”，打开对应的bit 文件最后右击器件，选择Program 将程序下载到开发板上并检查结果。八、实验数据及结果分析：实验仿真结果证明了设计的正确性， 该设计是合理的， 能够满足实验所需的。设计的数码显示管可以完美显示十六进制数， 并且通过一些简单的改动还可以改变亮、 灭灯的个数， 同时也可以改变逻辑开关输入的高低位，出色地完成了实验要求的同时还具有一定的扩展性。九、实验结论：3 位十六进制七段数码显示管由数选、位选、分频器和七段译码器组成，通过四位二进制输入来显示十六进制的数。十、总结及心得体会：报告评分：指导教师签字：