《设计4位加法器.doc》由会员分享，可在线阅读，更多相关《设计4位加法器.doc（9页珍藏版）》请在三一文库上搜索。
1、澳 門 科 技 大 學MACAU UNIVERSITY OF SCIENCE AND TECHNOLOGYAvenidaWai Long, Taipa, MacauFaculty of Information Technology数码电子学实验设计4位加法器报告人：XXX1 具体要求 该加法器输入两个4比特二进制数A(A3A2A1A0)，B(B3B2B1B0),输出4比特二进制数S=A+B；有进位时，输出COUT=1，否则COUT=0。2 实验目的 1.学习ispDesignLEVER软件的原理图输入法。 2.初步掌握模块化，层次化设计方法。 3.初步掌握ABEL-HDL测试矢量的设计。 4.
2、了解实验系统的基本结构。3 实验准备1. 详解全加器表1：全加器的真值表被加数A加数B进位输入Ci和S进位输出Co0000000110010100110110010101011100111111由表1可知，根据被加数A+加数B+进位输入Ci，可分为如下4种情况来讨论：0+0+0=0，可得知S=0且无进位输入Co=0；0+0+1=1或是0+1+0=1或是1+0+0=1，可得和S=1且无进位输出Co=0；0+1+1=10（二进制数）或是1+0+1=10或是1+1+0=10，可得和S=0但产生进位输出Co=1；1+1+1=11（二进制数），可得和S=1也产生进位输出Co=1；用布尔代数化简全加器的和
3、S以及进位输出Co的逻辑表达式： 以逻辑门来完成全加器的和S以及进位输出Co的逻辑表达式：输入如下模拟程序：可得如下仿真结果：结果分析：当A=1,B=0,C=0时，S=1，Co=0；当A=0,B=1,C=1时，S=0，Co=1；当A=1,B=1,C=1时，S=1，Co=1；从而验证了全加器电路图的正确。我们将此全加器产生一个默认符号：如图1所示，以便在后面设计“4位加法器”中使用。图1：全加器产生的默认符号2. 详解半加器表2：半加器的真值表被加数A加数B和S进位输出C0000011010101101由表2可知，根据“被加数A+加数B”，可分为如下3种情况来讨论：0+0=0，可得和S=0且无进
4、位输出C=0；0+1=1或是1+0=1，可得和S=1且无进位输出C=0；1+1=10（二进制数），可得和S=0，但产生进位输出C=1；用布尔代数化简全加器的和S以及进位输出C的逻辑表达式：以逻辑门来完成全加器的和S以及进位输出Co的逻辑表达式：输入如下模拟程序：可得如下结果：结果分析：当A=0,B=1时，S=1，C=0；当A=1,B=0时，S=1，C=0；当A=1,B=1时，S=0，C=1；从而验证了全加器电路图的正确。我们将此半加器产生一个默认符号：如图2所示，以便在后面设计“4位加法器”中使用。图2：半加器产生的默认符号3. 多位加法器设计思想 前面所提的不论是全加器或是半加器，都是单一位
5、的加法器，也就是只能执行一个位的加法运算。如果要执行多位的加法运算，显然要将多个全加器串接起来执行。这个道理很容易理解，就像十进制书的加法运算一样，个位数加完后再加十位数，个位相加若有进位则加到十位数上，连同十位数一起相加，以此类推。最低位加法不用考虑进位问题，所以，可以使用半加器或是全加器，但要将进位输入以“0”输入。其他的位数则要使用全加器，前一集的进位输出连接到下一级的进位输入。四:实验内容：4位加法器原理图如下所示：写入测试矢量：获得如下仿真结果：结果分析：当A=13,B=3时，S=1，CO=1；当A=7,B=3时，S=10，CO=0；.从而验证了4位加法器电路图的正确。该设计的不足：
6、这种多位加法器必须由最低位开始加起，产生的进位位再送至下一级的全加器执行加法运算，如此一级一级地往上运算，执行速度慢。五：思考题 设计一个加减法器，该加减法器输入两个4比特二进制数A(A3A2A1A0)，B(B3B2B1B0),控制信号ASC，输出4比特二进制数S(S3S2S1S0)。 当ASC=0时，做加法运算，输出S=A+B；有进位时，输出COUT=1，否则COUT=0； 当ASC=1时，做减法运算，输出S=A-B；有借位时，输出COUT=1，否则COUT=0；解题思路：二进制数的减法运算可以用二进制数的加法运算来完成。其方法是将减数取其2 的补码后，再与被减数相加即可。而所谓的2的补码，
7、是将每一个位反相后（即 0变1,1变0）再加1。所以只要在加法器的输入端设计一个逻辑控制线路，当 要执行减法运算时，即先行执行2的补码运算后再送至加法器的输入端，这样， 只有一个加法器就可同时执行加/减法运算了。逻辑控制线路只要用一个互斥或门（XOR)即可完成： BAY101110000011 图4：加/减法逻辑控制线路 当控制信号B=1时，A输入至Y输出时被反相，即(用于减法运算）。但当控制信号B=0时，A输入至Y输出时信号不限，即(用于加法运算）。实现2的补码的运算：C=0C=1S=A+BS=A-B 图5:2的补码逻辑运算线路 当C=0时，执行加法运算； 当C=1时，执行减法运算；所以4位
8、加减法器原理图如下所示：写入测试矢量：获得如下仿真结果：解析：2的补码如何运用于二进制数的减法运算。 欲求A-B的值的方法为： 先将B取2的补码值-B； 执行A+(-B)的加法运算； 所得结果若有进位（进位输入C0=1），则去掉进位后所得即为结果（为正值）；若 无进位（进位输出CO=0），表示结果为负值，但真正的结果值需再执行一次2的补 码运算。结果分析：本模拟中，1101-0010=1011（CO=1），所以去掉进位输出C0后，所得值即为结果+11； 0101-1110=0111（CO=0），因为没有进位输出，表示结果为负值，但真正的结果 值需将0111再执行一次2的补码运算，的1001，所以结果为-9；