《计算机组织与结构教学课件》计组期末整理.doc

《《计算机组织与结构教学课件》计组期末整理.doc》由会员分享，可在线阅读，更多相关《《计算机组织与结构教学课件》计组期末整理.doc（26页珍藏版）》请在三一文库上搜索。

1、第一部分 概述第一章 导论1.计算及体系结构是指那些对程序员可见的系统属性。 计算机组织是指实现其结构规范的操作单元及其相互连接（不可见）。2.计算机的基本功能：数据处理、数据存储、数据传送。3.计算机4种主要的结构组件：中央处理器（CPU），主存储器，I/O，系统互连。4.CPU的主要结构部件：控制器，算术逻辑单元（ALU），寄存器，CPU内部互连。第二章 计算机的演变和性能1.第一代：真空管（1946-1957） ENIAC：十进制，手动的 冯诺依曼机（IAS）：“程序存储”，二进制，通用计算机的原型 IAS的普通结构：主存储器，算术逻辑单元（ALU），控制器，I/O2.第二代：晶体管（1

2、958-1964） 电子元件的改进和更复杂的电路提高了CPU 速度。3.第三代：集成电路（1965-now） 分立元件：单个独立封装的晶体管。 集成电路级别，计算机系统的3个主要组成部分：门，内存位元，它们之间的互连结构。 关系：硅晶片被划分为多块芯片，每块芯片包含许多逻辑门和输入输出连接点并被封装，晶片被加上引脚用于连接外部设备。 小规模集成电路大规模集成电路超大规模集成电路巨大规模集成电路 摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增将提升一倍，性能也将提升一倍。4.IBM系列机的特征：相同或相似的指令集，相似或相同的操作系统，更高的速度，更多的I/O端口数，

3、更大的内存容量，成本增加。5.解决CPU与主存速度差异：1）使DRAM借口更宽，增大总线的数据宽度来增加每次取出的位数；2）在DRAM中加入高速缓存机制；3）在主存和CPU之间引入更复杂、有效的高速缓存结构；4）使用高速总线和分层总线。6.CPU提速： 1）提高CPU硬件速度（逻辑门尺寸减小，时钟速率提升）功耗大，散热难； 2）提高Cache容量与速度极限； 3）改变CPU的组织和体系结构多核；7.微处理器的关键特征：CPU的所有元件都在同一块芯片内。第二部分 计算机系统第三章 计算机功能和互连的顶层视图1.中断：为了提高处理效率 为适应中断，中断周期被加入指令周期中。 多重中断的两种处理方式

4、：1） 顺序中断：简单有效，但未考虑优先级和时间的紧迫性。2） 嵌套中断：考虑优先级，复杂每个中断请求仅响应一次2.互连结构：连接各种模块的同路的集合。 迄今最普遍的互连结构是总线和各种多总线结构。3.总线：连接两个或多个设备的通信通路。关键特征：共享传输介质。每次只能有一个设备成功的利用总线发送数据。系统总线：连接计算机主要部件（处理器，存储器，I/O）。3个功能组：数据总线，地址总线，控制总线。1） 数据总线：提供系统模块间传送数据路径的数据线的组合。数据总线的宽度：数据线的数目决定每次能同时传多少位。2） 地址总线：指定数据总线上数据的来源或去向。地址总线的宽度：决定了系统能使用的最大的

5、存储器容量。通常也用于I/O端口的寻址。3） 控制总线：控制对数据地址线的存取和使用。总线的操作：1）若一个模块希望向另一个模块发送数据，则：获得总线的使用权；通过总线传送数据。2） 若一个模块希望向另一个模块请求数据，则：获得总线的使用权；通过适当的控制线和地址线向另一个模块发送请求，然后等待另一个模块发送数据。局部总线：连接CPU和高速缓存。 系统总线：连接高速缓存和主存储器。总线设计要素：类型，仲裁方法，时序，总线宽度，数据传输类型1） 类型：（信号线）专用：始终只负责一项功能，或始终分配给计算机部件的一个物理子集。总线冲突少，有高吞吐量；增加了系统的规模和成本。分时复用：将相同的线用于

6、多种目的。布线数量小，节省空间和成本；控制电路略显复杂，且有性能降低的潜在可能。2） 仲裁：集中式：总线控制器或仲裁器的硬件设备负责分配总线。a） 菊花链：总线授权信号BG串行地从一个设备传送到下一个设备。若BG到达的设备无总线请求，则继续向下查询；若有总线请求，则不再往下查询，该设备获得总线控制权。（设备按优先级排队）优：只用很少几根线就能按一定优先次序实现仲裁，易扩充设备。缺：对电路故障敏感，故障设备之后的设备都不能工作；不公平，低优先级的设备可能长期不能使用总线。b） 计数器查询：总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下

7、让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置“1”BS线，获得了总线使用权，此时中止计数查询。每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。优：可通过设置计数器的初值决定优先级，灵活；对电路故障不敏感。缺：增加了设备ID线；要求译码并比较设备ID信号。 c）独立请求：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信

8、号。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号BGi。优：响应时间快，确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序；还可以用屏蔽(禁止)某个请求的办法，不响应来自无效设备的请求。缺：复杂的控制逻辑；更多的控制线。 分布式：没有仲裁器，而是在每个模块中包含访问控制逻辑。a） 自主选举：预先设好优先级，每个设备可发出请求信号到它自己的请求线上，最低优先级的设备无请求线。每个设备可自主判定是否有更高的设备请求。若有，则请求不予响应，若无，则响应其请求。b）冲突检测：当一个设备想用总线

9、，它将检查总线是否BUSY，若不忙碌，则可使用总线；当两个设备发现总线不忙碌，会同时发出请求。在数据传输中，设备将听从总线并检查是否存在冲突。若冲突发生，所有使用用总线的设备停止数据传送并在一段随机延迟后再重新抢占总线。 3）时序：总线上协调事件的方式。 同步时序：总线上事件的发生由时钟决定。所有事件都在时钟周期的开始时（上升沿）发生（即所有动作必须用时整数个时钟周期）。优：简单易实现；完成一次总线操作只要一个来回行程（读）或一个单程（写），操作时间短，适于高速运行需要。缺：适应性差，只能按最坏情况来确定总线周期的时间，且一旦设计好后，总线上不可再接更低速的设备。 异步时序：总线上一个时间的发

10、生取决于前一事件的发生。主控器和受控器采用一问一答的方式工作。（七次握手） 优：对于不同速的设备更灵活。 缺：每次总线操作要经过2个来回行程，传输延迟是同步协作的2倍。 半同步时序：本质上，是按同步总线原理工作。总线操作过程只在时钟脉冲一个信号控制下完成。但它的总线周期不固定。它通过设置一根“等待”（WAIT）或“就绪”（READY）信号线，可是总线周期延长整数个时钟周期。 分离总线事物：将一个总线事务分成两部分。 优：提高总线利用。 缺：增长了每个总线事务的延迟且提高了系统复杂性。3） 总线带宽：总线最大数据传输率（b/s.不包含地址）。 总线带宽=总线位宽*工作频率总线宽度：总线中线的数目

11、即总线可同时传送数据的位数。提高同步总线带宽的方法：增加时钟频率，增大数据总线宽度需要更多线。块传送高复杂性。分离总线事务，增加带宽高复杂性，每次传送延迟变长。分开地址线和数据线更多线，高复杂性。 4）数据的传输类型：读，写，读修改写，写后读，成块传输。 总线层次：单一总线层次，双总线层次，多总线层次。1） 单一总线层次：CPU,Memory和I/O模块都连在系统总线上。优：简单易扩充。缺：总线会成为瓶颈。2） 双总线层次：在CPU和Memory间增加一个Memory bus。优：提高CPU和内存间传输效率，减轻系统总线的负担。3） 多总线层次：将系统总线分为Memory bus 和I/O b

12、us，并增加DMA bus。优：提高I/O效率。 总线事务：从请求总线到完成总线使用的操作序列。是在一个总线周期中发生的一系列活动。典型的总线事务包括：请求操作，裁决操作，地址传输，数据传输和总线释放。 总线周期：CPU完成一次访问MEM或I/O端口操作所用的时间。一个总线周期有几个时钟周期组成。4.计算机指令指定的功能通常分为4类：CPU-存储器，CPU-I/O，数据处理，控制。5.指令执行的可能状态：指令地址计算，读取指令，指令操作译码，操作数地址计算，取操作数，数据操作，存储操作数。6.与单总线相比，使用多总线的好处：多总线结构有利于减少总线冲突和传输延迟，并将不同速率的设备分离，提高系

13、统传输性能，减少总线瓶颈效应。第四章 Cache1.存储器（由内部到外部）：寄存器、高速缓存、主存（通常为DRAM）；固定硬盘、光盘、磁带机等。2.计算机存储系统的关键特性： 存储位置：CPU、内存（主存）、外存（辅存） 容量：字长、字数 传送单位：字、块 存取方法：顺序存取、直接存取、随机存取、关联存取 性能：存取时间、周期、传输率1） 存取时间：对于随机存储器，指执行一次读操作或写操作的时间，即从地址传送给存储器的这一刻到数据已经被存储或能够使用为止所用的时间。 对于非随机存储器，指把读写机构定位到所要的存储位置所花费的时间。2） 存取周期时间：主要用于随机存储器，指存取时间加上下一存取开

14、始之前所要求的附加时间。（与系统总线有关，而不是CPU）。3） 传输率：数据传入或传出存储器的速率。对于随机存储器，传输率=1/周期时间。对于非随机存储器：TN=TA+(N/R) TN=读或写N位的平均时间 TA=平均存取时间 N=位数 R=传输率（b/s） 物理类型：半导体、磁表面、光学的、磁-光的 物理特性：易散失/非易散失、可擦/不可擦 组织3.Cache工作机制 当CPU试图从存储器中读取一个字时，检查这个字是否在Cache中。 Hit：在，则把这个字传送给CPU。 Miss：不在，则主存储器中一块固定数目的字读入Cache，然后再把这个字传送给CPU。4.Cache存储器原理 主存储

15、器中的字（单元）被分成相同长度的块；Cache由固定大小的行组成，每行存储多个字，行的大小与块相同，行的数目小于快的数目；若要读存储器中的某个字，则该字所在的块都会被传送到Cache的行中。 每行有一个标记（tag），用来识别当前存储的是哪个块，这个标记通常为主存储器地址的一部分。5.Cache的设计要素：Cache容量、映射功能、替换算法、写策略、行大小、Cache数目 Cache容量：小每位总的平均价格接近于主存储器。 大总的平均存取时间接近于单个Cache的存取时间。 映射功能：直接、关联、组关联1） 直接映射：把主存储器的每块映射到一个固定可用的Cache行中。根据地址直接确定行，再比

16、较该行的 标记和地址中的标记。 i = j mod m i：行号； j：主存储器的块号 m：Cache的行数标记（tag）行（line）字（word） w位：标识主存储器中某个块中唯一的字或字节 l位：标识哪一行 t位：可以存在这一行中的哪个块Cache行被分配的主存储块00,m,2m,11,m+1,2m+1,：m-1m-1,2m-1,3m-1, 优：实现简单，花费少。 缺：有可能产生抖动现象。2） 关联映射：允许每个主存储块装入到Cache的任何一行。将地址中的标记与所有行的地址逐一比较。标记（tag）字（word）w位：块中的哪个字t位：唯一标识主存储块优：替换具有灵活性，可通过替换算法设

17、计成命中率最大。缺：要用复杂电路来并行检查所有行的标记。3） 组关联映射：块能映射到对应组内的任一行（k路组关联：一组k行）。根据地址确定组，再将地址中的标记与该组中所有行的地址逐一比较。标记（tag）组（set）字（word） w位：块中的哪个字 s位：哪个组 t位：可以装入该组的块中的哪一块 替换算法：最近最少使用（LRU）、先进先出（FIFO）、最不经常使用（LFU）、随机1） 最近最少使用（LRU）：替换掉在Cache中驻留时间最长且未被引用过的块。2） 先进先出（FIFO）：替换掉那些在Cache中停留时间最长的块。3） 最不经常使用（LFU）：替换掉Cache中引用次数最少的块。4

18、） 随机：从候选行中随机选取一个。 写策略：写直达、回写、写一次 在驻留于Cache中的某一块被替换之前，必须考虑它是否在Cache中修改过，而不必考虑是否在主存储器中修改过。若没有修改，则Cache中原来的块被改写。如果修改过，则意味着对Cache行中的这个字至少执行过一次写操作，那么主存储器必须做相应的修改，然后此块才可以被替换。1） 写直达：所有的写操作都对Cache和主存储器进行。 缺：产生大量的存储信息量，可能引起瓶颈问题。2） 回写：只在Cache中进行修改，修改时设置于此行相关的修改位。因此，当某个块被替换时，当且仅当 修改位被置位时，才将它回写主存储器。 缺：部分存储器是无效的

19、，因此I/O模块的存取只允许通过Cache进行，造成更复杂的电路和潜在的瓶颈问题。 行大小 Cache数目：一级或二级、统一或分立 单级Cache系统的读操作性能： TA=TC +（1-p）* TM TA：平均存取时间 TM：Cache存取时间 p：命中率 二级Cache：内部（L1），外部（L2） 统一与分立：指令与数据是否分开1） 统一的潜在优点：命中率高于分立的；只需要设计和实现一个Cache。2） 分立的优点：取消了Cache在指令取/译码单元和执行单元间的竞争，在基于指令流水线的设计中重要。第五章 内部存储器半导体存储器1） 基本元件是存储单元。所有的半导体存储单元都具有某些相似的性

20、质：呈现两种稳态（或半稳定），分别代表二进制的1和0 。能够写入（至少一次）来设置状态。能够读出状态。2） 半导体存储器类型（以下都是随机存取的）：存储器类型种类可擦除性写机制易失性都是随机存取的随机存储器（RAM）读-写存储器电，字节级电易失只读存储器（ROM）只读存储器不能掩膜不易失可编程ROM（PROM）电可擦PROM(EPROM)读多次存储器紫外线，字节级电可擦PROM(EEPROM)电，字节级快闪存储器（FlashMemory）电，块级3） 随机存储器（RAM）：由存储器读取数据和向存储器写入新数据都是方便和快速的，通过使用电信号来完成读写操作。动态RAM（DRAM）：用电容充电来存

21、储数据，需要周期地充电（刷新）来维持数据的存储，尽管电源一直在供电，也有存储电荷丢失的趋势。本质上是一个模拟设备。 静态RAM（SRAM）：采用传统的触发器、逻辑门配置来存储二进制值。只要电源不断，SRAM将一直保持它所存储的数据。是一个数字设备。 DRAM与SRAM对比： 相同：都是易失的，即都要求店员持续供电才能保存位值。 不同DRAM：位元更小且电路简单，密度更高，价格更低，比SRAM慢。一般用于主存储器。 SRAM：位元更大且电路复杂，密度小（集成度低），价格更高，快于DRAM。一般用于Cache（片内或片外）。4） 只读存储器（ROM）：含有不能改变的永久性数据。数据保持在存储器位置

22、中并不要求提供电源。可从ROM中读出数据但不能写入新数据。可编程ROM（PROM）：不会丢失数据，只能写入一次，用特殊设备的电信号写入。灵活方便。一个重要应用是微程序设计。其他可能的应用包括：常用功能的例程序；系统程序；函数表。5） 读多次存储器（只读存储器的变体）：常用于读操作大大多于写操作并要求非易失数据的应用场合。EPROM：可读可写，在写入前，将芯片在紫外线下照射约20min使所有的存储单元都还原成初始化状态，这种擦除过程可重复进行。比PROM贵，但可多次改写。EEPROM：在任何时候都可写入，且无须擦除原先内容，只更新寻址得到的一个或多个字节。比EPROM贵，结构不够紧凑，且芯片容量

23、小。快闪存储器：重编程的速度快。价格和功能介于EPROM和EEPROM之间。使用电擦除技术，远快于EPROM。可擦除块，而非整块芯片，不提供字节级的擦除。存储密度与EPROM一样高。 6）高级DRAM组织：同步DRAM、rambus DRAM、DDR SDRAM、带Cache的DRAM 同步DRAM（SDRAM）：与处理器的数据交换同步于外部的时钟信号，并且以处理器/存储器总线的最高速度运行，不需要插入等待状态。每总线时钟周期仅能发送一次数据到处理器，具有更高的数据传输率。串行传输大块数据性能最好。 rambus DRAM(RDRAM)：垂直封装的，所有的引脚都在一边。通过高速总线获得存储器请

24、求。 双速率SDRAM（DDR-SDRAM）：SDRAM的一种新版本，能每时钟读/写两次数据，一次在时钟脉冲的上升沿，一次在下降沿。 带Cache的DRAM（CDRAM）：在通常的DRAM芯片内又集成了一个小的SRAM Cache。有两种工作方式：可作为真正的Cache使用，每行由64位组成；也可用作支持串行存取数据块的缓冲器。 7）传统RAM组织成每芯片1位，而ROM通常组织成每芯片多位，为什么？ RAM组织成每芯片1位，所需数据线只有一根，有利于减少芯片的引脚数和出错的概率，提高芯片的集成度。与RAM相比，ROM的容量通常较小，集成度要求相对较低，组织成每芯片多位可以减少芯片数量，有利于降

25、低成本。 8）芯片逻辑：半导体存储器也是封装的芯片。每块芯片包含一组存储位元阵列。关键的设计问题是半导体存储器一次读/写数据的位数：1） 阵列中位元的物理排列与存储器中字的逻辑排列相同。阵列组织成W个字，每个字B位。例：16M的芯片可以组织成1M的16位字。2） 每芯片一位的结构，数据每次只能读/写1位。DRAM刷新方式：集中刷新、分散式刷新、异步式刷新1） 集中刷新：适用于高速存储器停止读/写操作，刷新每行；在刷新期间存储器不可以运转。 2） 分散式刷新：把一个存储系统周期t分为两半，前半tM用来读/写，后半tR为刷新。这样每经128个系统周期时间，整个存储器全部刷新一遍。在每个存取周期读/

26、写操作结束时刷新；使存取周期变长。3） 异步式刷新：结合前两种在64ms内刷新一遍；高效。4） 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止。模块组织：1） 位扩展：地址线无变化，数据线增加。 e.g.用8个4k*1位芯片来组织4k*8位存储器。2）字扩展：地址线增加，数据线无变化。 e.g.用4个16k*8位芯片来组织64k*8位存储器。3）位扩展和字扩展：地址线增加，数据线增加。 e.g.用8个16k*4位芯片来组织64k*8位存储器。主存：主存储器=RAM+ROM 主存储器容量=RAM容量.纠错：当数据读入存储器时，对数据进行某种计算（用函数f表示）以产生一

27、个校验码，校验码和数据同时存储。因此，如果存储的数据字长是M位，校验码是K位，则实际存储的字长是M+K位。1） 海明码： 2k -1M+K K：故障字的位宽； M：数据的位宽 故障字全部为0：没有检测到差错。 故障字仅有1位为1：4个校验位中一位出错，不需要纠正。 故障字有多位为1：故障位的数值表示出错数据位的位置。 C1=D1D2D4D5D7 （1,2,4,5,7） C2=D1D3D4D6D7 （1,3,4,6,7） C4=D2D3D4D8 （2,3,4,8） C8=D5D6D7D8 （5,6,7,8） 新旧校验位异或得到故障字，例：故障字0110，表示出错位是位置6，即第3个数据位出错。2

28、） 循环冗余校验码：有两部分组成，前部分是信息码（k位），后部分是校验码（r位），CRC为n位。 n=k+r 将原信息码左移r位（补0），生成的结果除以生成多项式（mod2），得到的余数是校验码。 生成多项式：生成多项式的最高位和最低位必须为1例：要传送的数据为100011，生成多项式G(x)=x3+1，则生成的循环冗余校验码是？数据：100011x5+x1+x06,2,1G(x)：x3+x11001数据左移3位100011000Mod2：余数为111即校验码。第六章 外部存储器1.RAID磁盘技术：使用多个磁盘作为数据并行阵列存储设备，并以内在冗余性来补偿磁盘故障的一系列技术。2.磁读写机制

29、：读/写操作期间，磁头静止不动，而盘在非常靠近磁头的下方高速旋转。磁盘使用玻璃衬底的好处： 1）改善磁层表面的均匀性，提高了磁盘可靠性。 2）显著地减少了整个表面的缺陷，从而有助于读-写错误的减少。 3）支持更低的磁头飞行高度，存储量更大。 4）更好的刚度，从而降低了磁盘动力需求。 5）更好的耐冲击和耐损能力。3.数据组织和格式化： 盘上的数据组织呈现为一组同心式圆环。每个环称为一个磁道，磁道与磁头同宽。每面有上千个磁道。 相邻磁道之间有间隙，可以防止或至少可减少由于磁头未对准或磁域干扰所引起的错误。 数据以扇形成块传入或传出磁盘。当前大多数系统使用固定长度的扇区，512B几乎是通用的扇区大小

30、。相邻扇区间也留有间隙。 多盘片磁盘中同圆心距的一组磁道为一个柱面。 磁盘布局：恒定角速度（CAV），多带式记录1） 恒定角速度（CAV）：磁头以相同速率来扫描所有信息位（通过增大信息位的间隙）。优：能以磁道号和扇区号来直接寻址各个数据块。磁头只需径向移动到指定磁道。缺：存储容量受到最内圈所能达到的最大记录密度的限制。2） 多带式记录：将盘面划分成几个带，带中各磁道的位数是恒定的，远离中心的带要比靠近中心的带容纳更多的位（更多的扇区）。 格式化：将磁盘格式化，使之附有仅被磁盘驱动器使用而不被用户存取的额外数据（例：标志磁道的起始点、扇区的起点和终点的控制数据）。4.磁盘性能参数寻道时间：在可移

31、动磁头系统中，磁头定位到该磁道所花的时间。 旋转延迟：一旦磁头选定，磁盘控制器将处于等待状态，直到相关扇区旋转到磁头可读写位置。这段时间为旋转延迟。存取时间：寻道时间+旋转延迟，即定位到读/写位置的时间。传送时间：磁头定位后，扇区旋转到磁头下，就可完成读/写操作，这是整个操作的数据传送部分，传送所需时间为传送时间。 T = b / ( rN ) T=传送时间； b=传送的字节数； N=每磁道字节数； r=旋转速率，转/秒； 总的平均存取时间为： Ta = Ts + 1 / (2r) + b / ( rN ) Ta=平均存取时间； Ts=平均寻道时间； 1/(2r)=旋转延迟；5.RAID（独立

32、磁盘冗余阵列） RAID共同特性： 1）RAID是一组物理磁盘驱动器，在操作系统下被视为一个单一的逻辑驱动器。 2）数据分布在一组物理磁盘上。 3）冗余磁盘容量用于存储奇偶校验信息，保证磁盘万一损坏时能恢复数据。（RAID0不支持） RAID策略使用多个小容量磁盘代替一个大容量的磁盘，并且分布数据的方法能够同时从多个磁盘中存取数据，因而改善了I/O性能，增加了容量。 用存储的奇偶校验信息来恢复由于磁盘损坏而丢失的数据。种类级描述要求的磁盘数数据的可用性大I/D数据传输能力小I/O请求速率条带化0非冗余N比单盘低很高读写都很高镜像化1镜像2N,3N等比RAID2,3,4,5高；比RAID6低读，

33、比单盘高；写，类似于单盘读，高达单盘的两倍；写，类似于单盘并行存取2汉明码冗余N+m比单盘高很多，比RAID3,4,5高列表各级中最高接近单盘的两倍3位交错奇偶校验N+1比单盘高很多，与RAID2,4,5差不多列表各级中最高接近单盘的两倍独立存取4块交错奇偶校验N+1比单盘高很多，与RAID2,4,5差不多读，类似RAID0；写，显著低于单盘读，类似RAID0；写，显著低于单盘5块交错分布式奇偶校验N+1比单盘高很多，与RAID2,4,5差不多读，类似RAID0；写，低于单盘读，类似RAID0；写，低于单盘6块交错双布式奇偶校验N+2列表各级中最高读，类似RAID0；写，比RAID5低读，类似

34、RAID0；写，显著低于RAID5RAID 0：不采用冗余。用于高速数据传输、高速的I/O请求。 优：两个等待在不同磁盘上的数据块的I/O请求能够并行发出，减少了I/O的排队时间。RAID 1：镜像，将所有数据备份。只限于用在存储系统软件、数据和其他关键文件的驱动器中。 优：1）一个读请求可由包含请求数据的两个磁盘中的某一个（寻道+延迟较小的）提供服务。 2）一个写请求需要更新两个对应的条带，这可以并行完成，因此，写性能由两者中较慢的一个（寻道+延迟较大的）写来决定。无“写损失“。 3）回复一个损坏的磁盘很简单。 缺：价格昂贵 RAID 2：并行存取技术。当并行存取阵列时，所有的磁盘成员都参加

35、每个I/O请求的执行。对于RAID3,4,5,6，阵列中某一数据盘中的任何数据条带的内容都能从剩余磁盘的相应条带中重新生成。RAID 3：并行存取技术。只需要一个冗余盘。不采用纠错码，而采用对所有数据盘同一位置的一组位进行简单计算的奇偶校验位。 RAID 4：独立存取技术，每个磁盘成员的操作是独立的。适合于高速I/O请求的应用，较少用于需要高速数据传输的场合。 两读两写：读写数据，读写校验码。 RAID 5：独立存取技术。在所有磁盘上分布了奇偶校验条带，避免了RAID4潜在的I/O瓶颈问题。两读两写：读写数据，读写校验码。 RAID 6：独立存取技术。进行两种不同的奇偶计算并将校验码以分开的块

36、存于不同的磁盘中。两读两写：读写数据，读写校验码。6.光存储器 光盘：CD,CD-ROM,CD-R,CD-RW,DVD,DVD-R,DVD-RW(DVD-数字通用盘)7.磁带：蛇形读和写，即一条磁道读完再反序读下一条磁道。 磁带数据以连续的块来进行读和写，这些块被称为物理记录，带上的块由记录间隙来分隔。第七章 输入输出1. 外部设备：连接到I/O模块的外部设备。2. I/O模块主要功能：控制和定时处理器通信设备通信数据缓冲检错3. I/O操作的三种技术：编程式I/O、中断驱动式I/O、存储器直接存取。编程式I/O：处理器负责周期性地检查I/O模块的状态，直到发现操作完成为止。中断驱动式I/O：

37、处理器发送一个I/O命令到模块，然后去处理其他事。当I/O模块准备和处理器交换数据时， 中断处理器请求服务；然后，处理器执行数据传送，最后恢复它原先处理的工作。中断处理方式：A. 顺序中断：若1、2、3发出中断请求，顺序执行1、2、3，中间不返回主程序。B. 嵌套中断：每个请求只响应一次，处理优先级仅在判断能否打断某一中断时使用。执行主程序时，多个中断同时请求，响应响应优先级高的；执行某一个中断时，有多个中断请求，响应处理优先级高于当前执行中断中的响应优先级最高的。DMA（存储器直接存取）：当CPU想要读或写数据块时，它发送一个命令给DMA模块，委托DMA模块执行并关心这个I/O操作。DMA模

38、块直接传送整个的一块数据到存储器或从存储器中传出，不经过CPU。当传送结束后，DMA模块发送一个中断信号给CPU，因此CPU在数据传送的开始和结束时参与。A. 停止CPU： 优：易于控制。 缺：影响CPU，没有充分利用主存。 适用：以快传送的高速I/O设备。B. 周期窃取： 优：充分利用CPU和主存，及时响应I/O请求。 缺：每次DMA都需要请求总线。 适用：I/O周期大于主存周期。C. 轮流访问： 优：CPU不需要停止或等待，DMA不需要请求总线。 适用：CPU周期大于主存周期。4. I/O通道：是DMA概念的扩充，有能力执行I/O指令来完成对I/O操作的控制。两种类型：选择通道和多路转换通

39、道。选择通道：控制多个高速的设备，并每次只与其中的某个设备进行数据传送。多路转换通道：在同一时间能处理多个设备I/O。5.I/O模块与外设的接口类型：串行和并行串行：只有一条线用于传送数据，每次传送一位。通常用于打印机和终端，随着新一代高速串行接口的出现，并行接口变得不太普遍。并行：同时传送多位，在数据总线上同时传送一个字的所有位。通常用于高速外设，如磁带和磁盘。第8章 操作系统支持8.3存储管理1.虚拟存储器：它使得应用程序认为它拥有连续的可用的内存（一个连续完整的地址空间），而实际上，它通常是被分隔成多个物理内存碎片，还有部分暂时存储在外部磁盘存储器上，在需要时进行数据交换。2.逻辑地址：

40、相对于程序起始地址的存储单元地址，程序中的指令只包含逻辑地址。每个逻辑地址由一个页号和页中的相对地址组成。 物理地址：主存中的一个实际单元地址。 物理地址=块号页大小+偏移量3.分页：把存储器分成相等的固定长且比较小的存储块页帧或页框，把每个进程也划分成小的固定长的程序块页。一个页可以分配到存储器中可用的页框中。4.页表：操作系统为每个进程保存一个页表，页表表示了进程每一页的页帧地址。遇到一个逻辑地址（页号，相对地址）处理器使用页表产生一个物理地址（页框号，相对地址）。5.请求分页：表示一个进程的每个页只在需要时（请求时）调入。6.页表项：页表项的地址是页号，而页表项的内容是该页号对应的物理帧

41、号，所以页表项大小由物理帧号长度决定。每个页表项代表一个页的地址。（4B大小的页表项，意味着支持最大的页数是248）E.g.页面大小为4K，页表项大小为4B，内存为2GB。则：共有2GB/4KB=512K个页，即512K个页表项；则：页表在内存中占大小512K4B=2MB，即只要2MB就可以表示512K个页，页表本身占了2MB/4K=512个页。7. 页面大小与页表项无绝对关系： OS支持的最大内存大小（虚拟内存）=页面大小2页表项大小； 页表占用内存大小=（OS内存页面大小 ）页表项大小； 页表占用页数=页表占用内存页面大小；8. 决定虚拟内存大小的因素： 系统寻址空间的大小：如系统寻址宽度

42、为32位，则最大的虚拟内存为232，即4G大小。 虚拟内存一定小于磁盘空间的大小。9.块表（转换后援缓冲器，TLB）：包含最近使用的那些页表项，与Cache作用相似。第三部分 中央处理器第九章 计算机算术1.算术逻辑单元：计算机实际完成数据算术和逻辑运算的部分。2.整数表示 符号-幅值表示法 2的补码表示法：1）范围：-2 n-12 n-1-1（取反+1） 2）位扩展：在此数的左边添加指定位的位置，并以原符号位填充这些位置。 3）定点表示法：小数点固定。3.整数算数 取负：取反+1 加法和减法：注意是否溢出。 乘法： 1）无符号整数乘法：两个N位二进制整数的乘法得到的结果为2N位。 2）2的补码乘法： 被乘数和乘数都转变为正数再相乘，最后判断符号。 布斯算法：（更快）（Q:乘数，M:被乘数，Q-1:Q最低位的右边）A Q Q-1 M S1：A=0，Q-1=0 （控制逻辑每次扫描Q的1位及它右边的1位，Q- Q-1可能出现：1-1、0-0、1-0、0-1） S2：a.（1-1）或（0-0） A、Q、Q-1向右移1位 b.（0-1） A=A+M c.（1-0） A=A-M S3：A、Q、Q-1算术