基于DSP的串口通信设计与实现毕业论文.doc

《基于DSP的串口通信设计与实现毕业论文.doc》由会员分享，可在线阅读，更多相关《基于DSP的串口通信设计与实现毕业论文.doc（32页珍藏版）》请在三一文库上搜索。

1、 基于DSP的串口通信设计与实现毕业设计（论文） 摘 要 本次毕业设计的主要工作就是基于在TMS320F2812 DSP芯片的SCI（同步串行通信）口上的串口通信的设计与实现。由于TMS320F2812包含了两个串行通信接口（SCI）模块，所以SCI模块提供了DSP与其他标准NRZ格式的异步外围之间的数字通讯。SCI接收者和发送者皆采用双总线模式，因为每一个皆有自己独自的使能位和中断位。故本文以SCI模块的全双工式通信系统的分析与设计为主线。首先了解串行通信理论的有关概念，并提出了一个既能同时进行，又能够独立进行发送和接收操作的可行方案。因此，为了保证串口通信过程中数据的完整性，最主要的还是F

2、IFO时钟系统的设计。故本文的重点又是基于SCI模块的FIFO设计。 关键字：DSP ； TMS320F2812 SCI ；SCI口FIFO; Abstract The main graduation design is based on TMS320F2812 DSP chip SCI (synchronous serial communication) serial communication port on the design and implementation.The TMS320F2812 includes two serial communication interface (

3、SCI) module, so SCI module provides DSP and other standard asynchronous NRZ format digital communication between peripheral.SCI receiver and transmitter by key dual-bus mode, because each has its own own bit and interrupt enable bit.Therefore, this papers full-duplex type SCI module communication sy

4、stems analysis and design of the main line.Serial communication theory to first understand the relevant concepts, and presents a both at the same time, but also capable of independent operations to send and receive options.Therefore, the process of serial communications in order to ensure data integ

5、rity, the most important thing is FIFO clock system design.Therefore, the focus of this paper is designed based on FIFO SCI module. Keyword：DSP ;TMS320F2812 SCI ; SCI FIFO ; 目 录第一章 绪 论- 1 -1.1 引言- 1 -1.2 DSP发展简介- 1 -1.3 论文各章节的安排- 2 -第二章 TMS320F2812 DSP及SCI口结构与原理- 3 -2.1 TMS320F2812 DSP结构与原理- 3 -2.2

6、TMS320F2812 SCI结构与原理- 5 -2.3 SCI模块发送和接收数据的工作原理- 7 -2.4 SCI数据格式- 8 -2.5 SCI通信波特率- 12 -2.6 SCI FIFO描述- 13 -第三章 串口通信硬件与软件设计- 17 -3.1 基于TMS320F2812的DSP最小系统设计- 17 -3.1.1电源及复位电路的设计- 17 -3.1.2 时钟电路设计- 18 -3.1.3 DSP与JTAG接口设计- 19 -3.2 串口通信硬件设计- 19 -3.3 串口通信软件设计- 21 -第四章 总结与展望- 26 -4.1 结论- 26 -4.2 展望- 26 -致 谢

7、- 27 -参考文献- 28 -II 第一章 绪 论1.1 引言 串口是计算机上一种非常通用通信设备的协议，同时也是仪器仪表设备通用的通信协议，也还可以用来获取远程采集设备的数据。串口通信的概念非常简单，串口按位发送和接收字节。可以在使用一根线发送数据的同时用另一根线接收数据，它很简单并且能够实现远距离通信。 本文主要研究的是基于DSP串口通信在TMS320F2812 SCI口的设计与实现。而DSP是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。

8、它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。DSP优点主要如下所示： 对元件值的容限不敏感，受温度、环境等外部参与影响小；容易实现集成；VLSI可以分时复用，共享处理器；方便调整处理器的系数实现自适应滤波；可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等；可用于频率非常低的信号。DSP技术的应用：主要是在处理语音、图像/图形、军事、仪器仪表、自动控制、医疗、家用电器和生物医学信号处理等等方向的应用。1.2 DSP发展简介DSP产业

9、在约40年的历程中经历了三个阶段：第一阶段，DSP意味着数字信号处理，并作为一个新的理论体系广为流行。第二个阶段，开始与80年代，DSP从概念走向了产品，TMS32010所实现的出色性能和特性备受业界关注。第三个阶段，则是始于21世纪，市场竞争更加激烈，TI及时调整DSP发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。而DSP未来的发展方向主要是这几个方面：、数字信号处理器的内核结构进一步改善，多通道结构和单指令多重数据(SIMD)、特大指令字组(VLIM)将在新的高性能处理器中将占主导地位。2、DSP 和微处理器的融合。3、DSP 和高档CPU的融合

10、。4、DSP 和SOC的融合。5、DSP 和FPGA的融合。1.3 论文各章节的安排 这次的毕业论文设计，从接到题目后，就开始着手与论文相关质料的查找和论文进度的安排。从了解串口通信的概念到最后选定由TMS320F2812 DSP芯片来完成本次的论文设计，再基于对TMS320F2812芯片各个引脚的熟悉和了解，最后决定了由TMS320F2812的SCI模块来实现本次论文所想要达到的目的即基于DSP串口通信的设计与实现。又由于TMS320F2812包含了两个串行通信接口（SCI）模块，所以SCI模块提供了DSP与其他标准NRZ格式的异步外围之间的数字通讯。SCI接收者和发送者皆采用双总线模式，因

11、为每一个皆有自己独自的使能位和中断位。故本文以SCI模块的全双工式通信系统的分析与设计为主线。首先了解串行通信理论的有关概念，并提出了一个既能同时进行，又能够独立进行发送和接收操作的可行方案。因此，为了保证串口通信过程中数据的完整性，最主要的还是FIFO时钟系统的设计。故本文的重点又是基于SCI模块的FIFO设计。论文章节安排： 第一章绪论主要是叙述了DSP应用领域和发展历程。 第二章介绍了TMS320F2812 DSP及SCI口结构与原理。 第三章介绍了串口通信硬件与软件设计。 第四章为总结和展望。 第二章 TMS320F2812 DSP及SCI口结构与原理2.1 TMS320F2812 D

12、SP结构与原理32位的TMS320F2812 DSP整合了DSP和微控制器的最佳特性，能够在一个周期内完成3232位的乘法累加运算，或两个1616位乘法累加运算。此外，由于器件集成了快速的中断管理单元，使得中断延迟时间大幅减少，满足了适时控制的需要。其功能框图如图1所示： 图1 TMS320F2812 DSP功能框图归纳起来TMS320F2812 DSP有以下特点： 高性能的静态CMOS工艺 ,可使主频达到150MHz ,即每个指令周期是 6167ns ;低功率设计(供电电压只有118V和313V) ; 高性能的32位CPU。能够实现16X16和32X32乘操作 ,快速的中断操作 ,寻址程序空

13、间可达4M,寻址数据空间可达4G,在 C/ C + +和汇编语言中代码可得到优化 ,另外还可向下兼容 TMS320F24X/ LF240X处理器的代码; 片上存储器:闪存 128K字 ,单访问双口 RAM(SARAM) 18k字; 启动只读存储器 ROM4K字 ,具有软件启动模式并包含标准的数学表; 时钟和系统控制采用锁相环技术PLL来控制系统各模块所需要的频率; 具有很强的外围通讯功能:包括同步串行口SPI ,通用异步串行口SCI ,增强的 eCAN 和多通道缓存串行口McBSP。 可以在一个周期内对任何内存地址完成读取、修改、写入操作，使得效率及程序代码达到最佳。此外，还提供多种自动指令提

14、高了程序的执行效率，简化了程序的开发。 针对嵌入式控制领域应用的特殊要求，已推出一款针对C28x内核的C编辑器，能够提供非常杰出的1.1C汇编语言转换比例。C28x DSP的内核还支持IQ变换函数库，使研发人员很方便的使用便宜的定点DSP来实现浮点运算。 在串行通信的应用中，TMS320F2812含有两个接口:外设接口SPI和通信接口SCI，本文研究的是基于TMS320F2812串行通信接口SCI的设计与实现。 而TMS320F2812串行通信接口(SCI)是一个双线通信异步串行通信接口。为减少串口通信时CPU的开销，TMS320F2812的串口支持16级接收和发送FIFO。串行通信接口支持与

15、CPU以及其它使用非归零格式的异步外设之间的异步串行数字通信。它的接收器和发送器都是双级缓冲的，有各自独立的控制位与中断位，都可以同时工作在全双工模式下。为保证数据的完整性，串行通信接口对接收的数据进行间断检测、奇偶性、超时和帧错误检查。串行通信接口可以通过16位的波特率选择寄存器，设置多达65000种通信速度。TMS320F2812的SCI和以往的DSP的SCI相比具有两个特点：一是传送、接收都具有独立的FIFO；二是波特率可以自动检测。2.2 TMS320F2812 SCI结构与原理 SCI（Serial Communication Interface），即串行通信接口，是一个双线的异步串

16、口，即具有接收和发送两根信号线的异步串口，一般可以看作是 UART（通用异步接收/发送装置）。F2812的SCI模块支持DSP与采用NRZ标准格式的异步外围设备之间进行数字通信。2812 内部具有两个相同的SCI模块，SCIA和SCIB，每一个SCI模块都各有一个接收器和发送器。SCI的接收器和发送器各具有一个16级深度的FIFOFirst in fist out 先入先出）队列，它们还都有自己独立的使能位和中断位，可以在半双工通信中进行独立的操作，或者在全双工通信中同时进行操作。 首先，我们从图2可以看到，SCI模块具有两个引脚，SCITXDA和SCIRXDA，分别实现发送数据和接收数据的功

17、能，这两个引脚对应于GPIOF模块的第4和第5位，在编程初始化的时候，需要将GPIOFMUX寄存器的第4和第5位置为1，才能使得这两个引脚具有发送和接收的功能，否则就是普通的I/O引脚。外部晶振通过PLL模块产生了CPU的系统时钟SYSCLKOUT，然后SYSCLKOUT 经过低速预定标器之后输出低速时钟LSPCLK供给SCI。要保证SCI的正常运行，系统控制模块下必须使能SCI的时钟，也就是在系统初始化函数中需要将外设时钟控制寄存器PCLKCR的SCIAENCLK位置1。从图2，我们可以清楚的看到SCIA可以产生两个中断，SCIRXINTA 和SCITXINTA，即发送中断和接收中断。 图2

18、 SCIA的 CPU接口 SCI相关信号如表1所示：信号名称描述外部信号RXDSCI异步串行数据接收信号TXDSCI异步串行数据发送信号控制信号通信速率低速外设预分频时钟中断信号TXINT发射中断RXINT接收中断 表 1 SCI相关信号SCI模块的其他一些特点如表2所示：序号 SCI模块的特点 1具有4 个错误检测标志：极性（parity）、溢出（overrun）、 帧 （framing）、中断（break）检测。2多处理器模式下具有两种唤醒方式：空闲线方式和地址位方式。通常使用的时候很少遇到多处理器模式，我们采用的是空闲线方式。 3通信工作于半双工或者全双工模式。 4具有双缓冲接收和发送功

19、能，接收缓冲寄存器为SCIRXBUF，发送缓冲寄存器为SCITXBUF。5发送和接收可以通过中断方式来实现，也可以通过查询方式来实现。6具有独立的发送中断使能位和接收中断使能位。 7SCIA 模块具有 13 个控制寄存器，值得注意的是，这些寄存器都是 8 位的寄存器，当某器被访问时，数据位于低8 位，高8位为0，因此，把数据写入高8 位将是无效的。 表2 SCI模块特点2.3 SCI模块发送和接收数据的工作原理 图3 SCI模块的工作原理 SCI模块的工作原理如图3所示，之所以SCI能工作于全双工模式，是因为它有独立的数据发送器和数据接收器，这样能够保证SCI既能够同时进行，也能够独立进行发送

20、和接收的操作。 SCI发送数据的过程如下：如图3右半部分所示，在FIFO功能使能的情况下，首先，发送数据缓冲寄存器SCITXBUF从TX FIFO中获取由CPU加载的需要发送的数据，然后SCITXBUF将数据传输给发送移位寄存器TXSHF，如果SCI的发送功能使能，TXSHF则将接收到的数据逐位逐位的移到SCITXD引脚上。 SCI接收数据的过程如下：如图3的左半部分所示，首先，接收移位寄存器 RXSHF逐位逐位的接收来自于SCIRXD引脚的数据，如果SCI的接收功能使能，RXSHF将这些数据传输给接收缓冲寄存器SCIRXBUF，CPU就能从SCIRXBUF读取外部发送来的数据。当然，如果FI

21、FO功能使能的话，SCIRXBUF会将数据加载到RX FIFO的队列中，CPU再从FIFO的队列读取数据。2.4 SCI数据格式 在SCI中，通信协议体现在SCI的数据格式上。通常将SCI的数据格式称之为可编程的数据格式，原因就是可以通过SCI的通信控制寄存器SCICCR来进行设置，规定通信过程中所使用的数据格式。SCI 使用的是NRZ的数据格式，NRZ数据格式包括了如表3所示：序号内容11个起始位21-8个数据位31个奇/偶/非极性位41-2个结束位5在地址位模式下，有1个用于区别数据或者地址的特殊位 表3据格式包数据是18 位，1个字符的长度。将带有格式信息的每一个数据字符叫做一帧。SCI

22、有空闲线模式和地址 位模式，若是在两个处理器之间的通信，例如2812和 PC机或者2812和2812之间通信，更适合使用空闲线模式，而地址位模式一般用于多处理器之间的通信。SCI通信控制寄存器(SCICCR)： SCICCR定义了SCI使用的字符格式、协议和通信模式，如图4和表4所示。 图4 SCI通信控制寄存器(SCICCR) 位名称功能描述1STOP BITSSCI停止位的个数该位决定的停止位的个数，接收器仅对一个停止位检查 0 一个停止位 1 两个停止位2PARITY奇偶校验选择位如果PARITY ENABLE位被置位，则PARITY确定采用奇校验还是偶校验. 0 奇校验 1 偶校验3P

23、ARITYSCI奇偶校验使能位表4 SCI通信控制寄存器(SCICCR)的功能描述 SCI控制寄存器1(SCICTL1)： SCICTL1控制接收/发送使能、TXWAKE和SLEEP功能以及SCI软件复位，如图5和表5所示。 图5 SCI控制寄存器1(SCICTL1)位名称功能描述1RX ERR INT ENA接收错误中断使能位如果由于产生错误而置位了接收错误位（SCIRXST,位7），则置位该位使能一个接收错位中断。 0 禁止接收错误中断； 1 使能接收错误中断;2SW RESET软件复位位（低有效）将0写入该位，初始化SCI状态机和操作标志至复位状态。直至将1写入到软件复位位，所有起作用的

24、逻辑都保持确定的复位状态。因此，系统复位后，应将该位置1以重新使能SCI。在检测到一个接收器间断（BRKDT标志位，位SCIRXST,位5）后清除该位。 表5 SCI控制寄存器1 (SCICTL1) 的功能描述SCI控制寄存器2(SCICTL2）： SCI控制寄存器2(SCICTL2)控制使能接收准备好、间断检测、发送准备中断、发送器准备好及空标志，如图6和表6所示。 图6 SCI控制寄存器2 (SCICTL2）位名称功能描述1TXRDY发送缓冲寄存器准备好标志位 当TXRDY置位时，表示发送数据缓冲寄存器（SCITXBUF）已经准备接收另一个字符。向SCITXBUF写数据自动清除TXRDY位

25、。如果SCITXBUF置位时，中断使能位TXINT ENA（SCICTL2.0）置位，将会产生一个发送中断请求 。 0 SCITXBUF满： 1 SCITXBUF准备好接收下一个字符：5-2保留读返回0，写没有影响3RX/BK INT接收缓冲器/间断中断使能 该位控制由于RXRDY标志位或BRKDT标志位置位引起的中断请求，但是RX/BK INT ENA 并不能阻止RX/BK INT置位。 0 禁止RXRDY/BRKDT中断； 1 使能RXRDY/BRKDT中断；4TX INT ENASCITXBUF寄存器中断使能位该位控制由TXRDY标志位（SCICTL2.7）置位引起的中断请求。但是它并不

26、能阻止TXRDY被置位 0 禁止TXRDY中断； 1 使能TXRDY中断； 表6 SCI控制寄存器2(SCICTL2）功能描述SCI接收器状态寄存器 (SCIRXST) ： SCIRXST包含7个接收器状态标志位（其中2个能产生中断请求）。每次一个完整的字符发送到接收缓冲器(SCIRXEMU和SCIRXBUF)后，状态标志位刷新。每次缓冲器被读取时，标志位被清除。 图7给出了寄存器位的关系， 表7给出了SCI接收状态寄存器的功能定义。 图7 SCI接收器状态寄存器(SCIRXST) 位名称功能描述1RXRDY接收器准备好标志位2OE超时错误标志位在前一个字符被CPU或DMAC完全读走前，当字符

27、被发送到SCIRXEMU和SCIRXBUF时，SCI就置位该位。前一个字符将会被覆盖或丢失。 0 没有检测到超时错误； 1 检测到超时错误；3FE帧错误标志位当检测不到一个期望的停止位时，SCI就置位该位。丢失停止位表明没有能够和起始位同步，且字符帧发生了错误。 0 没有检测到帧错误； 1 检测到帧错误；4RXRDY接收器准备好标志位当准备好从SCIRXBUF寄存器中读一个新的字符时，接收器置位接收器准备好标志位，并且如果RX/BK INT ENA位（SCICTL2.1）是1则产生接收器中断。 0 在SCIRXBUF中没有新的字符； 1 准备好从SCIRXBUF中读取字符；5保留读返回0，写操

28、作没有影响 表7 SCI接收器状态寄存器 (SCIRXST)功能描述在空闲线模式下，SCI发送或者接收一帧的数据格式如图3所示，其中LSB是数据的最低位，MSB是数据的最高位如图8所示。 图8 空闲线模式下SCI-帧的数据式具体的定义如图3所示的这些数据格式的寄存器是通信控制寄存器SCICCR，其内容如图4所示。使用SCICCR进行数据格式编程如图9所示。 图9 SCI通信控制寄存器SCICCR使用SCICCR进行数据格式编程如表8所示：使用SCICCR进行数据格式编程 SciaRegs.SCICCR.bit.SCICHAR=8; /选择数据长度，为8 个数据位 SciaRegs.SCICCR

29、.bit.PARITYENA=1; /开启极性功能，值为0的时候取消极性功能 SciaRegs.SCICCR.bit.PARITY=0; /在开启极性功能的前提下，该位值为0 时选择偶极性，值为1时选择奇极性 SciaRegs.SCICCR.bit.STOPBITS=0; /选择停止位，该位为0时有1 个停止位，该位为1 时有2 个停止位 当然，上述这几个语句，我们也可以合并成如下的语句： SciaRegs.SCICCR.all=0x13; 表8 SCICCR数据编程 空闲线模式中数据格式里没有额外的地址位，在处理10个字节以上的数据块时比地址位模式更为有效，被应用于典型的非多处理器SCI通信

30、场合。而地址位模式由于有专门的位来进行识别地址信息，所以数据块之间不需要空闲时间等待，所以这种模式在处理一些小的数据块的时候更为有效。2.5 SCI通信波特率 TMS320F2812的每个SCI都具有两个8位的波特率寄存器,SCIHBAUD和SCILBAUD，通过编程,可以实现达64K不同的速率。波特率的计算公式如下所示： (1) 因此 (2)其中 BRR=波特率选择寄存器中的值，从十进制转换成十六进制后，高8位赋值给 SCIHBAUD，低8位赋值给SCILBAUD。值得注意的是，式1 所示的波特率公式适用于1BRR65535，当BRR=0是，波特率如公式（3）所示： (3)BRR的值是16位

31、波特率选择寄存器内的值，其选择值如表9所示：理想波特率LSPCLK时钟频率，37.5MHZBRR实际波特率错误百分比/%24001952（7A0H）240004800976(3D0H)4798-0.049600487(1E1H)96060.0619200243(00F3H)192110.0638400121(0079H)384220.06 表9 波特率值选择表在SCI通信时双方都必须以相同的数据格式和波特率进行通信，否则通信会失败。2.6 SCI FIFO描述 1. 复位：在上电复位时，SCI工作在标准SCI模式，禁止FIFO功能。FIFO 的寄存器SCIFFTX、SCIFFRX和SCIFFC

32、T都被禁止。 2. 标准 SCI：标准F24xSCI模式，TXINT/RXINT 中断作为 SCI的中断源。 3. FIFO使能：通过将SCIFFTX寄存器中的SCIFFEN位置 1，使能FIFO模式。在任何操作状态下SCIRST都可以复位FIFO模式。 4. 寄存器有效：所有SCI寄存器和SCI FIFO寄存器（SCIFFTX，SCIFFRX和SCIFFCT）有效。 5. 中断：FIFO模式有两个中断，一个是发送FIFO中断TXINT，另一个是接收 FIFO中断RXINT 。FIFO接收、接收错误和接收FIFO溢出共用RXINT中断。标准SCI的 TXINT 将被禁止，该中断将作为 SCI发

33、送 FIFO中断使用。 6. 缓冲： 发送和接收缓冲器增加了两个16级的FIFO， 发送FIFO寄存器是6位长度，接收FIFO寄存器都是10位长度。标准SCI的一个字的发送缓冲器作为发送FIFO和移位寄存器间的发送缓冲器。只有移位寄存器的最后一位被移出后，一个字的发送缓冲才从发送 FIFO装载。在使能FIFO后，经过一个可选择的延迟（SCIFFCT），TXSHF被直接装载而不使用 TXBUF。 7. 延迟发送：FIFO 中的数据传送到发送移位寄存器的速率是可编程的，可以通过SCIFFCT 寄存器的位 FFTXDLY（7-0）设置发送数据间的延迟。FFTXDLY（7-0）确定延迟的SCI波特率时

34、钟周期数，8位寄存器可以定义0个波特率时钟周期的最小延迟到256个波特率始终周期的最大延迟。当使用0延迟时，SCI模块的 FIFO数据移出时数据没有延时，一位紧接一位地从FIFO移出，实现数据的连续发送。当选择256个波特率时钟延迟时，SCI模块工作在最大延迟模式，FIFO移出的每个数据字之间有256个波特率时钟延迟。在慢速SCI/UART的通信时，可编程延迟减少CPU对SCI通信的开销。 8.FIFO状态位：发送和接收 FIFO都有状态位TXFFST或RXFFST(位12-0)，这些状态位显示当前FIFO内有用数据的个数。当发送FIFO复位位TXFIFO和接收复位位RXFIFO将FIFO指针

35、复位为0时，状态位清零。一旦这些位被设置为1，则FIFO从开始运行。 9.可编程的中断级：发送和接收FIFO都能产生CPU中断，只要发送FIFO状态位TXFFST（位 12-8）与中断触发优先级位TXFFIL（位 4-0）相匹配，就能产生一个中断触发，从而为SCI的发送和接收提供了一个可编程的中断触发逻辑。接收FIFO的默认触发优先级为0x11111，发送FIFO的默认触发优先级为0x00000。0x00000 。FIFO模式下SCI中断的操作和配置如图10所示： 图10 SCI FIFO 中断标志和使能逻辑位大多数的SCI硬件模块不支持自动波特率检测,而在TMS320F2812处理器上, 增

36、强功能的SCI模块硬件支持自动波特率检测逻辑和发送/接受FIFO操作。自动波特率检测逻辑主要解决中断过程中波特率的确定问题。16字的FIFO可极大减少通信中断次数以提高通信速率。通过设置SCIHBAUD, SCILBAUD 的值可到64K种不同的波特率,本系统的外部晶振 20MHz 经过 PLL5 倍频后达100MHz, 该系统中的PC 与 DSP 的通信速率设置为19 200 bps, 通过对SCI 的进行初始化即可。计算机端利用串口调试助手实现接收显示, 将其设置成与DSP 相同的波特率、有无校验位、数据位长度、停止位长度以及数据位数即可正常显示收/ 发数据。在两个不同时钟域中传送数据时,

37、异步先进先出( FIFO, First In FirstOut)通常被用来保证数据传送的安全性。将某一个时钟域中的数据安全地传送到另一个时钟域中 ,需要多异步时钟设计技术。1、在同步FIFO中的应用 设计同步FIFO时 ,首先要充分认识到它的特点 所谓“同步”是指读写时钟是同步的。根据这个特点 ,设计者可以使用一个计数器来记录FIFO的使用情况 ,并把计数器的值作为产生FIFO状态信号的判据。当计数器的值为0时 , EMPTY信号有效;当计数器的值达到FIFO的最大深度时 , FULL信号有效。2、在异步FIFO中的应用 在异步 FIFO的设计中,由于FIFO两端的时钟不是同步的,上面介绍的设

38、计方法就行不通了。异步FIFO的空满信号只有通过比较读写指针来生成。通常使用“超前”的指针工作方式,即读写指针指向的是下一个应该被读或应该被写的地址。当FIFO执行写操作的时候,首先,将数据写入指针指向的存储地址;随后 ,写指针增加 ,指针指向下一个写操作时数据需要存放的地址。为了保证异步FIFO设计的安全性和正确性 ,需要注意以下几点: (1) 在设计指针控制逻辑的时候 ,所设计出的指针控制逻辑能够保证读写操作的绝对正确和安全;能够保证读写逻辑同存储器通信时,能及时、高效地传输数据;能够对亚稳态的出现有一定抑制作用。 (2) 对读写指针、握手信号进行比较的时候 ,必须保证信号是在同一个时钟域

39、中进行比较 (可以是写时钟域同步到读 ,也可以是读时钟域同步到写 );也必须保证数据同步所引入的延时对FIFO状态信号的正确性没有影响。只有严格把握上面几点 ,才有可能设计出符合要求的异步 FIFO。 第三章 串口通信硬件与软件设计 3.1 基于TMS320F2812的DSP最小系统设计 一个典型的DSP最小系统如图11所示，包括了复位电路、时钟电路及JTAG接口电路等等。 图11 DSP最小系统3.1.1电源及复位电路的设计 DSP系统一般都采用多电源系统 ,电源及复位电路的设计对于系统性能有重要影响。TMS320F2812是一个较低功耗芯片 ,核电压为1.8V , IO电压为3.3V。本设

40、计采用TI公司的 TPS767D318电源芯片。该芯片属于线性降压型DC/DC变换芯片 ,可以由5V电源同时产生两种不同的电压( 3.3V、1.8V 或2.5V ) ,其最 大 输出电流为1000mA ,可以同时满足一片DSP芯片和少量外围电路的供电需要 ,如图12所示。该芯片自带电源监控及复位管理功能 ,可以方便地实现电源及复位电路设计。复位电路原理图如图13所示。 图12 电源电路原理图 图13 复位电路原理图3.1.2 时钟电路设计 TMS320F2812 DSP的时钟可以有两种连接方式,即外部振荡器方式和谐振器方式。如果使用内部振荡器,则必须在X1/XCL KIN和X2两个引脚之间连接

41、一个石英晶体。如果采用外部时钟,可将输入时钟信号直接连到X1/CL KIN 引脚上,X2 悬空。本设计采用的是外部有源时钟方式,直接选择一个3.3V 供电的30MHz有源晶振实现。系统工作是通过编程选择5倍频的PLL功能,可实现F2812的最高工作频率(150MHz) 。晶振电路如图14所示： 图14 晶振电路原理图3.1.3 DSP与JTAG接口设计 DSP仿真器通过DSP芯片上提供的扫描仿真引脚实现仿真功能,扫描仿真消除了传统电路仿真存在的电缆过长会引起的信号失真及仿真插头的可靠性差等问题。采用扫描仿真,使得在线仿真成为可能,给调试带来极大方便。JTAG接口电路如图15所示： 图15 JTAG电路原理图 3.2 串口通信硬件设计串行通信是指使用一条数据线（另外需要地线，可能还需要控制线），将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息，特别使用于计算机与计算机、计算机与外设之间的远距离通信。使用串口通信时，发送和接收到的每一个字符实际上都是一次一位的传送的，每一位为1或者为0。如图16所示： 图16 串口通信 TMS320F2812芯片内部集成了一个串行通信接口(SCI)模块，该模块是一个标准的通用异步接收/发送(UART)通信接口，通信接口有SCITXD(SCI发送输出引脚)和SCIRXD(SCI接收