《LVDS基础.doc》由会员分享，可在线阅读，更多相关《LVDS基础.doc（18页珍藏版）》请在三一文库上搜索。
1、LVDS简介Semi为何使用LVDSLVDS接口乂称RS644总线接口，1994年由美国国家半导体公司（NS）提出的为克服以TTL电平方式传输宽带高 码率数据时功耗大、EM：电磁T扰大等缺点而研制的一种视频信号传输模式，是一种电平标准，广泛应用于液品屏 接口。液品显示器驱动板输出的数字信号是TTL信号，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信 号，像素时钟信号的最高频率可超过28MH乙采用TTL接口，数据传输速率不高（个CLK周期只能传输lbit数据），传输距离较短，且抗电磁干扰能力比较差， 会对RGB数据造成一定的影响。另外，TTL多路数据信号采用并行的传输方式，整个并口
2、数量达儿十路（RGB各8 位,8x3=24,加DE,HSYNC,VSYNCZ至少27位）,不但连接不獲，而且不适合超薄化的趋势。采用LVDS输出 接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。WLCD.RO lLCD_R1 iLCD_R2 iLCD_R3 7/LCD.R4 ）LCD_R5 ）LCD_R6 ）LCD_R7/fLCD_G0 血 CD-G1 血 CD_G2 血CD-G3 i/fLCD_G4 血CD-G5 血CD_G6 血CD.G71/LCD BO 5/LCD B1 ”/LCD_B2 7/LCD B3 ”/LCD_B4 /LCD-B5 ）LCD
3、_B6 I/LCD B7F191E20D22D2CDCDCDCDCDCD1R2R3R4R5R6R73 3 3 3 3 3A2I OA2B2C20D209D18D1LCDCDCDCDCDCDCDG2G3G4G5G6G73 3 3 3 3 32021HTHT3B1D1 : JHT22 B2 V3 丿HT23 B3 B4 B5 B6 B7 LVDS组成 最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电 流通常为3.5mAo如下图，LVDS接收器具有很高的输入阻抗，因此驱动器输岀的大部分电流都 流过100 Q的匹配电阻，并在接收器的输入端产生大约350 m
4、V的电压。（电流源为恒流特性，终 端电阻在100120欧姆之间，则电压摆动幅度为：3.5mAx 100 = 350Mv； 3.5mAx i20=420mVo 当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“o”状态。- 由逻辑“0”电平变化到逻辑“1”电平是需要时间的，由TLVDS信号物理电平变化在0.851.55V 之间，其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化的信号。其电压低，功耗也低。1.1 LVDS倍号传组成EB ILVDS佶号传细组戍00LVDS 12号传渝一般由三部分组成：差分佶号发送器.差分信号
5、互脫器.差分信号壌收 器.整分信号发送flh将非平衡传输的TTL1S号转换成平衡传输的LVDS信号。遇常由一 个IC来完成，如：DS90C031差分fl!号接收:終平衛传输的I.VDS信号转换成非平衝传渝的TTI信号.道危由一 个IC来完成.如 DS90C0321!分傅号:包括联接狡I电缆或者PCB走线儿终端匹配电阻。按照IEEE规定. 电阻为IOO欧。我们通當选择为100. 120欧。LVDS传输分类LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 （1995年11月通过）和 IEEE P1596.3 （1996年3月通过）。这两个标准中都着重定义了LVDS的电 特性，包括：仏
6、低压，低摆幅（约为350 mV）,高速。LVDS物理接口使用1.2V偏置电压 作为基准，提供大约350mV的摆幅（0.851.55V）,低电流驱动模式意 味着町实现高速传输，ANSI/TIA/EIA644建议了655 Mb/s的最大速率和 1.923 Gb/s的无失真通道上的理论极限速率。2 低功耗。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提 高，即提高了PCB板的效能，减少了成本。3 具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3即为1 V/ns） 同时采用差分传输形式，使其信号噪声和EMI
7、都大为减少，同时也具有较强的抗 干扰能力。所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性。LVDS信号传输分为DE MODE和SYNC MODE, DE mode需连接DE倍号（data enable有效数据选通），SYNC mode还需连接HS （HSYNC行同步）、VS （VSYNC场同步）。SYNC mode在现在的panel中已很少使用。下而 是DE mode的数据形式。LVDS RGB传输Pervious cycleCurrent cycleLVDS RGB传输LVDS是尙行接口，RGB信号传输时，是将每个基色信号的数据排成一纵队，采用差分数据线按顺序进行输出。在 一个时
8、钟脉冲周期内，一对差分数据线可以传输7bit数据，如下图所示。RCLKRinORin1Rin2jnr R X R X R【5 ) X g2 X G19B4 Rb3 Xb(2Pervious cycleRCLKRinORin1/R2 7|R1G3Rin2B4 i；bitJ:【5；:g诃Xii Xf【2 i Xrif X 乂de X(vs)%hs)XiCurrent cyclei i r i i；jiXrii Xrii=1-R0 / G0、BDeX R0_)G0Pervious cycleCurrent cycle单路6 bit LVDS对于单路6bit LVDS接口，需要3对差分数据线，即RXO
9、和RXO十，RX1-和RX1 + , RX2和RX2+。因每对差分数据线可以传输7bit数据，这样，3对差分数据线可以传输3X7bit=21 bit,除ROR5、GOG5、B0B5占去 18bit,还剩下3bit用于传输HS （行同步）、VS （场同步）、DE （有效数据选通）信号（若HS. VS信号不传输, 将空余2bit）。6bit LVDS input双路6bit LVDS 对于双路6bitLVDS接口，需要6对差分数据线，其中，奇路3对，即RXOO-和RXOO + , RX01- 和RX01 + , RX02和RX02+；偶路3对，即RXEO和RXEO + , RXE1 和RXE1 +
10、 , RXE2和 RXE2+。这6对差分数据线可以传输6x7bit=42bit,除奇路（OROOR5、OGO0G5、 OBO-OB5）和偶路（EROER5、EGOEC5、EBOEB5）占去36bit,还乘ij下6bit, HS、 VS、DE信号占3bit,还空余3bit （若HS、VS信号不传输，将空余5bit）。单路8 bit LVDS8bit LVDS input/PINCNINCINDO ROX rsX rX wX wX R1X wX-IND1 G1ITX boXcsX。X mX mX01紇IND2 B2X -X -X mX mX wX 62*06IND3 R6X X B?X B8X 5
11、X rzX wX Mote: Support DE timing mode only, SYNC mode not supported. 对丁单路8bitLVDS接口，需要4対差分数据线，即RX0和RXO+, RX1 和RX1 + , RX2和RX2 + , RX?和RX3 +。因每对差分数据线对以传输7bit数据，这样，4对差分数据线可以传输 4x7bit=28bit,除R0R7、GOG7、B0B7占去24bit,还剩下4bit, HS、VS、DE占3bit, 还空余lbit （若HS、VS信号不传输，将空余3bit） I双路6bit LVDS对于双路8bit LVDS接口（见图4）,需要8
12、对差分数据线，其屮，奇路4对，即RXOO-和RXOO + , RX01 和RX01+, RX02和RX02 + , RX03和RX03 + ；偶路3对，即 RXEO-和RXEO + , RXE1-和RXE1 + , RXE2和RXE2 + , RXE3-和RXE3+。这8（寸 差分数据线可以传输8X7bit = 56bit,除奇路（OROOR7、OGO-OG7. OBO 0B7）和偶路（BR0ER7、EGOEG7、EB0-EB7）占去48bit,还剩下8bit, HS、VS、DE信号占3bit,还空余5bit （若HS、VS信号不传输，将空余7bit）。VDD RXCXH RXOl- RXO2
13、- RXO3 J RXOC-RXEl-.-脱瑕 h 则RXOO* RXOI+ RXQ2+ RXOJ+ RXOC* RXEO- RXEtf 曲匸“ JWL- RJCE3使用DU90124单路24bit 24bit RGB输入，仅仅只有一路LVDS输岀VODSELPREDEN RAOFFTRFBTCLKTPWDNBTiming andControl怎 pool!山 OUBracnOQT 一 - EE J mu- 124SERIALIZER 一因为只有一路LVDS输出，个周期输出24位data。DE也是独立pin。800*480*70=26880000pixs26.88M*24bit=645.12MbpsFunctional DescriptionThe DS90UR241 Serializer and DS90UR124 Deserializer chipset is an easy-to-use transmitter and receiver pair that sends 24-bits of parallel LVCMOS data over a single serial LVDS link from 120 Mbps to 1.03 Gbps throughput. TheFIGURE 8. Serializer Delay