《集成电路基础工艺和版图设计测试试卷.doc》由会员分享，可在线阅读，更多相关《集成电路基础工艺和版图设计测试试卷.doc（3页珍藏版）》请在三一文库上搜索。
1、集成电路基础工艺和版图设计测试试卷（考试时间：60分钟，总分100分）姓名得分题型填空题选择题简单题分析题分值30451510第一部分、填空题（共30分。每空2分）1、 NMOS是利用 电子 来传输电信号的金属半导体；PMOS是利用 空穴 来传输电信号的金属半导体。2、 集成电路即“IC”，俗称芯片，按功能不同可分为 数字 集成电路和 模拟 集成电路，按导电类型不同可分为 双极型 集成电路和 单极型 集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。3、 金属(metal)氧化物(oxid)半导体(s
2、emiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是 栅极 、 源极 、 漏极 、 背栅 。4、 集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于 门阵列 和 标准单元 的设计方法，芯片利用率最低的是基于 门阵列 的设计方法。第二部分、不定项选择题（共45分。每题3分，多选，错选不得分，少选得1分）1、在CMOS集成电路中，以下属于常用电容类型的有（ ABCD ）A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属金属电容2、在CMOS集成电路中，以下属于常用电阻类型的有（ ABCD ）A、源漏扩散电阻 B、阱扩散电阻 C、
3、沟道电阻 D、多晶硅电阻3、以下属于无源器件的是（ CD ）A、MOS晶体管 B、BJT晶体管 C、POLY电阻 D、MIM电容4、与芯片成本相关的是（ ABC ）A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是5、通孔的作用是（ AB ）A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底6、IC版图的可靠性设计主要体现在（ ABC ）等方面，避免器件出现毁灭性失效而影响良率。A、天线效应 B、闩锁（Latch up） C、ESD(静电泄放)保护 D、工艺角（process corner）分析7、减小晶体管尺寸可以有效提
4、高数字集成电路的性能，其原因是（ AB ）A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则？（ ABCD ）A、开槽的拐角处呈45度角，减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（ AB ）。A、AA（active ar
5、ea） B、NW（N-Well） C、POLY D、METAL110、以下内容哪些被包含在设计规则检查中？（ ABD ）A、宽度规则 B、间距规则 C、时序约束 D、交叠规则11、属于PAD单元组成部分的是（ ABC ）。A、ESD保护结构 B、绑定金属线所需的可靠连接区域 C、与PAD功能相关的逻辑电路，如输入/输出缓冲 D、片上存储单元12、实际的MOS晶体管存在一些二阶效应，以下属于二阶效应的是（ ABCD ）。A、阈值变化（受沟道长度影响，受源漏电压影响等） B、热载流子效应 C、体效应 D、沟道长度调制效应13、模拟差分对由于不匹配会存在一定的输入失调（offset），这主要由于（
6、AB ）的原因。A、晶体管阈值电压存在偏差 B、晶体管的形状在制造上存在随机偏差 C、版图设计者的失误 D、制造过程中栅氧局部击穿14、常见的CMOS工艺中，MOS晶体管的栅极采用多晶硅作为电极材料，下面关于多晶硅的表述正确的是（ ABC ）A、多晶硅能承受源/漏参杂和退火时所需的高温 B、掺磷的多晶硅能够固定离子污染物C、使用多晶硅可以更好的控制MOS晶体管的门限电压 D、可多用来制作PN结15、以下哪些做法有利于提高MOS晶体管的匹配度（ AD ）。A、采用相同的几何形状，摆放紧凑 B、采用比较小的有源区 C、采用较大的过驱动电压来保持电压匹配 D、尽量将晶体管采用共质心版图第三部分、简答
7、题（共15分。每题5分）1、 根据你的理解，请用15标出IC设计流程的先后顺序系统设计（ 1 ） 版图设计（ 4 ） 逻辑设计（ 2 ） 版图后仿真（ 5 ） 电路设计（ 3 ） 2、 如果一条给定CMOS的工艺线有如下的层次,请按各层次在工艺制造过程中的先后顺序排列他们。 POLY1 N_WELL DIFF N+(NPLUS) PAD P+(PPLUS) METAL1 CONTACT(CONT) VIA METAL2顺序： N_WELLDIFFPOLY1N+(NPLUS)或P+(PPLUS)CONTACT(CONT)METAL1VIAMETAL2PAD3、 请解释如下design rule
8、语句的含义。Minimum DIFFUSION width for interconnect 0.5um解释：用于连线的DIFFUSION层的最小宽度为 0.5um.Minimum N_WELL to P+ DIFFUSION spacing 1.0um解释：N_WELL 层到P+ DIFFUSION 层的最小间距为 1.0um.第四部分、分析题（共10分）1、 从下图分析Latch up现象产生机理，并指出在版图设计中如何抑制该现象的产生。如何抑制该现象的产生：尽量减小Rn 和Rp 两个电阻的大小，在版图上表现为在电源和地线上尽量多打tub_ties的孔。尽量拉大nmos管与pmos管的间距。