《数电第六章可编程逻辑器件PLD.ppt》由会员分享，可在线阅读，更多相关《数电第六章可编程逻辑器件PLD.ppt（41页珍藏版）》请在三一文库上搜索。
1、第六章 可编程逻辑器件PLD,简介,可编程逻辑器件PLD概述,可编程逻辑器件PLD的基本单元,可编程只读存储器PROM和可编程逻辑阵列PLA,可编程阵列逻辑PAL和通用阵列逻辑GAL,高密度可编程逻辑器件HDPLD原理及应用,现场可编程门阵列FPGA,随机存取存储器RAM,小 结,传统的逻辑系统:当规模增大时,焊点多，可靠性下降；,系统规模增加，成本升高；,功耗增加；,占用空间扩大。,连接线与点增多 抗干扰下降,半定制,标准单元（Standard Cell）,门阵列（Gate Array）,可编程逻辑器件（Programmable Logic Device）,近年来PLD从芯片密度、速度等方面
2、发展迅速，已成为一个重要分支。,MAX7128S,系统放在一个芯片内,用户定制 集成电路,ASIC,全定制（Full Custom Design IC）,厂商直接做出。 如：表芯,厂商做出半成品,半定制（Semi-Custom Design IC）,第一节 可编程逻辑器件PLD概述,PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等。,一、PLD的基本结构,与门 阵列,乘积项,PLD主体,输入 电路,输入信号,互补 输入,输出函数,可由或阵列直接输出， 构成组合； 通过寄存器输出， 构成时序方式输出。,可直接 输出,也可反馈到输入,
3、它们组成结构基本相似如下：,输出既可以是低电平有 效，又可以是高电平有效。,或门 阵列,和项,输出 电路,F2=B+C+D,二、PLD的逻辑符号表示方法,1. 输入缓冲器表示方法,2. 与门和或门的表示方法,固定连接,编程连接,F1=ABC,PLD具有较大的与或阵列，逻辑图 的画法与传统的画法有所不同。,下图列出了连接的三种特殊情况:,1.输入全编程，输出为0。,2.也可简单地对应的与门中画叉，因此E=D。,3.乘积项与任何输入信号都没有接通，相当与门输出为1。,下图给出最简单的PROM电路图，右图是左图的简化形式。,实现的函数为：,固定连接点 （与）,编程连接点 （或）,三、PLD的分类,1
4、与阵列固定，或阵列可编程： 可编程只读存储器PROM或可擦除编程只读存储器EPROM,PLD基本结构大致相同，根据与或阵列是否可编程分为三类：,2与阵列，或阵列均可编程： 可编程逻辑阵列PLA,3与阵列可编程，或阵列固定： 可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度可编程逻辑器件HDPLD,0 0 0,0 0 1,0 1 0,1 1 1,连接点编程时，需画一个叉。,全译码,1与阵列固定，或阵列可编程,2. 与、或全编程：,代表器件是PLA（Programmable Logic Array）。在PLD中，它的灵活性最高。下图给出了PLA的阵列结构。,由于与或阵列均能编程的特点，在实现函数时
5、，所需的是简化后的乘积项之和，这样阵列规模比PROM小得多。,可编程,可编程,不像PROM那样与阵列需要全译码。,3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。,在这种结构中，或阵列固定若干个乘积项输出。,每个交叉点都可编程。,F1,F1为两个乘积项之和。,四、PLD的性能特点,采用PLD设计数字系统和中小规模相比具有如下特点：,1. 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片；,2. 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的
6、限制；,3. 缩短设计周期：由于可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短；,各种PLD的结构特点,4. 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；,7.系统具有加密功能：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出，有效地防止电路被抄袭。,5. 降低系统成本：由于PLD集成度高，测试与装配的工作量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本；,6. 提高系
7、统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性；,五、用PLD实现逻辑电路的方法与过程,用可编程逻辑器件设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。,可编程逻辑器件设计电路过程如下图所示。,器时 件序 功检 能查,特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。,在系统可编程技术,第二节 可编程逻辑器件PLD的基本单元,编程单元：PLD中用来存放数据的基本单元。,非易失性有多种编程单元，其特点是掉电后信息不会丢失，它一
8、般用于只读存储器。,易失性单元：,这种基本单元采用的是静态随机存储器（SRAM）结构，其特点是掉电以后信息就要丢失。以后讲到的现场可编程门阵列（FPGA）采用这种编程单元。,非易失性单元：,一次编程：,信息一次编程固定好，编程元件是PROM。,多次编程：,用户根据需要将数据储存在编程单元中，并可以多次写入和擦除，编程元件是UV EPROM和E2PROM等。,编程单元采用 的是浮栅技术。,一、熔丝型开关,二、反熔丝型开关,0,0,0 0 0 0,1,1,1 0 0 1,用高压将PLICE介质击穿。,三、浮栅编程技术,用浮栅编程技术生产的编程单元是一种能多次改写的ROM，即已写入的内容可以擦去，也
9、可以重新写入新的内容。,用紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。,（二）隧道型（FLOTOX）储存单元,前面研究的可擦写存储器的缺点是擦除已存入的信息必须用紫外光照射一定的时间，因此不能用于快速改变储存信息的场合。,隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写只读存储器E2PROM，即电擦除、电编程的只读存储器。,（三）闪速型（Flash）存储单元,闪速存储单元又称为快擦快写存储单元，右图是闪速存储单元剖面图。,闪速存储单元去掉了隧道型存储单元的选择管，它不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在
10、几毫秒内擦除一大区段。,因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪速存储单元制成的PLD器件密度更高。,（四）六管静态存储单元,闪速存储单元的可再编程能力约为10万次左右，但还是不及SRAM那样有无限制的再编程能力，以SRAM为存储单元的现场可编程门阵列（FPGA）可以实现无限次从一种运行逻辑转换到另一种运行逻辑的功能。,第三节 可编程只读存储器PROM和可编程逻辑阵列PLA,一、可编程只读存储器PROM,PROM的结构是与阵列固定、或阵列可编程的PLD器件。对于有大量输入信号的PROM，比较适合作为存储器来存放数据，它在计算机系统和数据自动控制等方面起着重要的作用。,
11、例1： 下图是一个8（字线）4（数据）的存储器数据阵列图。,对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地实现任意组合逻辑函数。,由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。,如当地址码A2A1A0000时，通过地址译码器，使字线P01，将字线P0上的存储单元存储的数据0000输出，即D0D30000。,将左图地址扩展成n条地 址线，n位地址码可寻址2n个 信息单元，产生字线为2n条， 其输出若是m位，则存储器的 总容量为2nm位。,0 0 0,1,0 0 0 0,EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件
12、逻辑框图和引脚图。,EPROM2716是2118位可改写存储器，有11位地址线A0A10，产生字线为2048条，D7D0是8位数据输出/输入线，编程或读操作时，数据由此输入或输出。,若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成204816的数据的连接示意图。,其余线全部并联,从组合电路角度来看:,例2：试用适当容量的PROM实现两个两位二进制数比较的比较器。,（1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F11， A1A0等于B1B0时，F21， A1A0小于B1B0时，F31，下表
13、给出了两位二进制数比较结果的输入输出对照表。,由此可写出输出逻辑函数的最小项表达式为： F1m（4,8,9,12,13,14） F2m（0,5,10,15） F3m（1,2,3,6,7,11）,（2）把A1A0和B1B0作为PROM的输入信号，F1、F2和F3为或阵列的输出，下图是用PROM实现比较器的阵列图。,（3）选用PROM的容量163位可满足要求。,实际上，大多数组合逻辑函数的最小项不超过40个，使得PROM芯片的面积利用率不高，功耗增加。,一般PROM输入地址线较多，容量也较大，又因为PROM的与阵列固定，必须进行全译码，产生全部的最小项。,0 . . . 16,为解决这一问题，考虑
14、与阵列也设计成可编程形式来实现组合逻辑，由这一设想发明了可编程逻辑阵列（PLA）。,F1m（4,8,9,12,13,14） F2m（0,5,10,15） F3m（1,2,3,6,7,11）,二、可编程逻辑阵列PLA,可编程逻辑阵列PLA和PROM相比之下，有如下特点：,（一）PROM是与阵列固定、或阵列可编程，而PLA是与和或阵列全可编程；,（二）PROM与阵列是全译码的形式，而PLA是根据需要产生乘积项，从而减小了阵列的规模；,（三）PROM实现的逻辑函数采用最小项表达式来描述。而用PLA实现逻辑函数时，运用简化后的最简与或式；,（四）在PLA中，对多输入、多输出的逻辑函数可以利用公共的与项
15、，因而提高了阵列的利用率。,例3: 试用PLA实现四位自然二进制码转换成四位格雷码。,（1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。,根据表列出逻辑函数并简化，得最简输出表达式如下：,（2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的74PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。,右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率，所以用它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。,PLA除了能实
16、现各种组合电路外，还可以在或阵列之后接入触发器组，作为反馈输入信号，实现时序逻辑电路。,与阵列,或阵列,四个自然二进制码输入,例5：PLA和D触发器组成的同步时序电路如图所示，要求： （1）写出电路的驱动方程、输出方程。 （2）分析电路功能，画出电路的状态转换图。,解：（1） 根据PLA与或阵列的输入/ 输出关系，可直接得到各触发器的激励方程及输出方程：,D0,（2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出下表所示的电路状态转换表。,根据状态转换表，画出下图所示的电路状态转换图。,该电路是能够自启动的同步六进制计数器。,从以上设计可知，用PLA设计电路具有节省存储单元等等优点。
17、,但是由于PLA制作工艺复杂，并且不具备优秀的软件开发工具的支持，使得PLA的性能价格比不理想，使其发展受到限制。,以后科技工作者发明了性能价格比更加良好的器件可编程阵列逻辑（PAL）。,第七节 随机存取存储器（RAM）,在计算机及数据处理系统中需要存放大量数据、中间结果、表格等设备，可以用随机存取存储器RAM。,RAM可分为单极型和双极型：双极型工作速率高，但是集成度不如单极型的高。目前，由于工艺水平的不断提高，单极型RAM的速率已经可以和双极型RAM相比，而且单极型RAM具有功耗低的优点。这里只以单极型RAM为例进行分析。,单极型RAM又可分为静态RAM与动态RAM：静态RAM是用MOS管
18、触发器来存储代码，所用MOS管较多、集成度低、功耗也较大。动态RAM是用栅极分布电容保存信息，它的存储单元所需要的MOS管较少，因此集成度高、功耗也小。静态RAM使用方便，不需要刷新。,一、RAM的基本结构,RAM的基本结构如下图所示：,存储矩阵、,地址译码器,和读写电路,地址,片选信号,读写控制信号,数据输入 和输出信号,下图是二元寻址的M字1位RAM结构图，它的存储矩阵是位。地址译码器分行译码器和列译码器，只有行及列共同选中的单元才能进行读、写。这种寻址的方式所需要行线和列线的总数较少。例如要存储256字1位的容量，采用一元寻址就需要256条字线，若采用二元寻址只需=16，=16，共32条
19、线也就可以了。,R,行 地 址 全 0,列 地 址 全 0,1,1,3. PROM是编程只读存储器，可用来存储程序、固定数据。 程序及数据是以二进制码的形式事先存入PROM中;,1. 存储器分为RAM 和ROM ；,2. RAM是随机存取存储器，分动态和静态；,4. PROM除了存储数据外，还可以组成逻辑函数;,5. 编程逻辑器件还包括EPROM、PLA、PAL和GAL等；,6. HDPLD分为EPLD和FPGA;,7. EPLD实现组合逻辑函数是从任何组合逻辑电路均可表示为 与或表达式，加上触发器可实现时序电路的原理出发而构 成。,小 结,自我检测：6.4，6.5，6.7 思考题： 6.2，6.5，6.10，6.12 习题： 6.6，6.9，6.11,作 业,