《数据选择器(1).doc》由会员分享，可在线阅读，更多相关《数据选择器(1).doc（14页珍藏版）》请在三一文库上搜索。
1、实验二、数据选择器和译码器一、实验冃的1、掌握中规模集成数据选择器的逻辑功能及使用方法。2、掌握译码器的逻辑功能及使用方法。 二、实验原理数据选择器又称多路转换器或称多路开关，其功能是从多个输入数据中选择一 卜送往唯一通道输出。数据选择器的功能类似一个多掷开关，如图21所示，图中 四路数据Do、Di、D2、D3,通过选择控制信号Ai、Ao （地址码）从四路数据中选 甲呆一路数叔至输出跚Q。血碎码器是三个多输入多输出的组合逻辑器件.数据输入 12 3Ao Ai图2-1地址码根据数据输入端的个数不同可分为16选1, 8 选1, 4选1等数据选择器。图2J是4选1数据选 择器。当构成更多输入的数据选
2、择器时，由于 数据源增多，所以需要更多的地址控制端。数据选择器的电路一般由与或门阵列组成。芯片的介绍常用的数据选择器芯片有：74LS151, 74LS153.74LS1381、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图22功能如表21。即Q二Di,其余类推。2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排圍力4表2-2SI.步骤：1、作出函数F的功能表，如表22所示。将函数F功能表与8选1数据选择器的功能表比 较，可知：1）将输入变量C、B、A作为8选1数据选择器 的地址码A2、Ai. Ao
3、o2）使8选1数据选择器的各数据输入DoD7分别 与函数F的输出值一一对应。即:A2AiAo=CBADo=D7=OD1 = D2=D3 = D4 = D5 = D6 = 1则8选1数据选择器的输出Q便实现了函数F=AB十瓦C十BC接线图如图25所示表2-2箭入C B AF0 0 00Do0 0 11D10 1 01D20 1 11D31 0 01D41 0 11Ds1 1 011 1 10表2-223456AoAl74LS151石A2Do Di Ds Dr Da Ds De D7图2-5显然，采用具有n个地址端的数 据选择器实现n变量的逻辑函数 时，应将函数的输入变量加到 数据选择器的地址端(
4、A),选 择器的数据输入端(D)按次序 以函数F输出值来赋值。表A3BAF00C011101110例厶 用8选：L数据选择器74LS151实现函数 F=A百+瓦B(1) 列出函数F的功能表如表23所示。(2) 将A、B加到地址端Al、AO, A2接地,由表23可见,将D1、 D2接“:T, DO、D3接地，其余数据输入端出07都接地，贝吒选 1数据选择器的输出Q,便实现了函第F=AB+AB接线如图26所示。FFB CAoAl74LS151事2DoT 】l 2T)iDz Dp fk Ds Ds Dy* q 5 6图2-6用8选1数据选择器74LS151设计三输入多数表决电路(1)列出功能表如下：输入输出CBAY1111OCJOO11OO11QQ1O1O1O1O(2)由功能表作出接线图如27所示。1A AoQBAl74LS151c A2DoT)i D2 Dh De Ds De DtA 21 345675分4b T-1 3UPT图