第4章.组合逻辑电路.ppt

《第4章.组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第4章.组合逻辑电路.ppt（92页珍藏版）》请在三一文库上搜索。

1、（3-1）,第四章 组合逻辑电路,（3-2）,4.1 概述,逻辑电路,组合 逻辑电路,时序 逻辑电路,功能：输出只取决于 当前时刻输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前输入和原来的状态。,组成：组合电路、记忆元件。,（3-3）,组合电路的两大类问题：,给定 逻辑图,逻辑功能,分析,给定 逻辑功能,逻辑图,设计,（3-4）,组合逻辑电路一般框图,输入信号,输出信号,X1 X2 . . . Xn,组 合 逻 辑 电 路,. . .,. . .,Y1 Y2 . . . Yn,（3-5）,4.2 组合逻辑电路分析,电路 结构,输入输出之间的逻辑关系, 分析步骤：,逻辑图,（3-6

2、）,例4-1：分析下图的逻辑功能。,（3-7）,真值表,电路的逻辑功能,由真值表可知，当3个输入变量 A、B、C 取值一致时，输出L=0，否则输出L=1 。所以这个电路可以判断3个输入变量的取值是否一致，故称为：不一致电路。,0,1,1,1,1,1,1,0,（3-8）,例4-2：分析下图的逻辑功能。,步骤1：输出函数表达式及化简,（3-9）,步骤2：列出真值表:,步骤3:分析功能：,求二进制反码，A为符号位,（3-10）,4.3 常用的组合逻辑器件,4.3.1 编码器,将二进制码按一定的规律进行排列，使每一组代码具有一定的含义（代表某个数或符号）这一过程称为编码。实现编码的逻辑电路称为编码器。

3、,编码器,普通编码器,优先编码器,编码器,二进制编码器,二-十进制编码器（BCD),（3-11）,I0 I1 I2 I3,4线-2线 编码器,Y1 Y0,上述编码器不允许出现输入为2个或2个以上的取值为1情况，否则会出现错误。,1. 普通编码器,（3-12）,CD4532内部结构见P90,2.优先编码器,（3-13）,（3-14）,例4-3 分析两片8-3线优先编码器CD4532扩展实现的16-4线优先编码器,（3-15）,4.3.2 译码器,译码是编码的逆过程，将 输入的每个二进制 赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑电路称为译码器。,1.二进制译码器,=,=,=

4、,=,时，,时，输出全部为1。,（3-16）,（1）2-4线译码器,在逻辑框图内部标注输入输出原变量名称。以低电平有效的输入或输出信号，则于框图外部想的的位置加画小圆圈，并在外部标注的输入或输出端信号名称上加“”,（3-17）,3线8线译码器的逻辑图,S1S2S3,=100,时，译码器工作。,（3-18）,正常工作时，,A2A1A0为地址码输入端,（3-19）,（3-20）,4线-16线译码器,（3-21）,译码器构成数据分配器,（3-22）,（3-23）,二、数字显示译码器,数字代码,数字显示译码器,数字显示器,在数字系统中，常常需要将数字、字母、符号等直观的显示出来，这种器件称为数字显示器

5、。,1.数字显示器：常用的是七段数字显示器。,（3-24）,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,七段数字显示器的工作原理：,（3-25）,（3-26）,（3-27）,发光二极管按驱动方式又分为共阳极和共阴极接法,输入低电平有效,输入高电平有效,（3-28）,A3-A0是显示译码器输入的二进制代码。 功能表见P95页,a-g表示显示译码器输出的7个段信号，应按顺序接入显示器,控制端：详见P96,（2）数字显示译码器74LS48,与共阴极数字显示器配合的集成译码器,（3-29）,“无效0消隐”功

6、能,（3-30）,4.3.3数据选择器,根据地址码从一组输入数据选出一路信号进行传输的电路，称为数据选择器。,选择哪一路信号由相应的一组控制信号控制。,（3-31）,工作时的输出表达式：,（3-32）,4选1数据选择器功能,（3-33）,8选1集成数据选择器74HC151,工作时,（3-34）,8选1集成数据选择器74HC151功能表,输出表达式：,（3-35）,例： 分析两片74HC151扩展实现的16选1数据选择器,（3-36）,4.3.4 加法器,举例：A=1101, B=1001， 计算A+B。,0,1,1,0,1,加法运算的基本规则：,(1) 逢二进一。,(2) 最低位是两个数最低位

7、的叠加，不需考虑进位。,(3) 其余各位都是三个数相加，包括加数被、加数和低位来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,（3-37）,一、半加器,半加运算不考虑从低位来的进位。设： A-加数；B-被加数；S-本位和；C-进位。,真值表,（3-38）,逻辑图,逻辑符号,（3-39）,二、全加器：,Ai-加数；Bi-被加数；Ci-1-低位的进位；Si-本位和；Ci-进位。,（3-40）,（3-41）,（3-42）,2.多位数加法器：串行进位,（3-43）,3.快速进位集成4位加法器74LS83,（3-44）,4集成加法器的应用,用2片74LS

8、283组成的8位二进制数加法电路,（3-45）,（2）用74LS283实现8421BCD码到余3码的转换,（3-46）,4.3.5数值比较器,一、一位数值比较器,真值表,（3-47）,逻辑图,（3-48）,2.多位数值比较器(考虑低位比较结果）,比较原则：,1. 先从高位比起，高位大的数值一定大。,2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。,请根据这个原则设计2位数值比较器：每位的比较应包括几个输入、输出？,（3-49）,（3-50）,（3-51）,数值比较器的位数扩展（74LS85）,串联缺点工作速度慢，位数多是采用并联,（3-52）,习题4-27 并联扩展方式,（3-

9、53）,4.4组合逻辑电路设计方法,4.4.1组合逻辑电路的设计方法,（3-54）,4.4.2用SSI设计组合逻辑电路,【例4-4】 试用与非门设计一个组合逻辑电路，完成如下逻辑功能：有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下： 一个班学生上自习，开小教室的灯； 两个班上自习，开大教室的灯； 三个班上自习，两教室均开灯。,（3-55）,第二步：列真值表 。,第一步：逻辑抽象。,（3-56）,第三步：写出逻辑表达式并化简,（3-57）,第四步：画逻辑图,（3-58）,【例4-5】 设计一个电路，用于判别一位8421码是否大于5

10、。大于5时，电路输出1，否则输出0。分别用与非门和或非门实现（允许加反相器）。,解：（1）用与非门实现的步骤如下：,第一步：根据题意列真值表,（3-59）,（3-60）,第二步：求最简的与或表达式,Y=A+BC,第三步：根据选择的器件类型，求出相应表达式,（3-61）,第四步：画逻辑图,（3-62）,（2）用与或非门实现的步骤如下：,（3-63）,【例4-6】 用门电路设计一个将8421BCD码转换为余3码的变换电路,（1）分析题意，列真值表。,（3-64）,（2）选择器件，由卡诺图写出输出函数表达式。,（3-65）,（3-66）,4.4.3 用MSI设计组合逻辑电路,中规模组件都是为了实现专

11、门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。,用中规模组件设计逻辑电路，可以减少连线、提高可靠性。,ROM和可编程阵列（PLA)产生组合逻辑函数方法在第七章和第八章介绍。,（3-67）,1.用译码器实现组合逻辑函数,【例4-7】 试用译码器和门电路实现逻辑函数,（1）先将逻辑函数转换成最小项表达式， 再转换成与非与非式。,=m3+m5+m6+m7=,（3-68）,（3-69）,【例4-8】 某组合逻辑电路的真值表见下， 试用译码器和门电路设计该逻辑电路。,（3-70）,（3-71）,2.用数据选择器设计逻辑电路,四选一选择器功能表,类似三变量函数的表达式！,（3-72）,【

12、例4-9】 试用8选1数据选择器74151实现逻辑函数,当逻辑函数的变量个数和数据选择器的地址输入变量 个数相同时，直接用数据选择器来实现逻辑函数。,（2）与数据选择器输出相比较： L式中出现的最小项对应的数据输入端应接1， L式中没出现的最小项对应的数据输入端应接0。 即D3=D5=D6=D7=1；D0=D1=D2=D4=0。,（1）将逻辑函数转换成最小项表达式,=m3+m5+m6+m7。,（3-73）,（3-74）,【例4-10】试用4选1数据选择器产生逻辑函数。,当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，分离多余的变量，把它们加到适当的数据输入端。,（2）,（1）,（3）,

13、对照Y式与Z式知，只要令：,；,；,（3-75）,（3-76）,3.加法器实现组合逻辑函数,例：用74LS283和少量门电路构成一位8421BCD码加法器 分析： 8421BCD码表示的数的范围是0-9. 两个BCD码相加0- 18，若考虑一个低位来的进位，则范围是0-19. 和在0-9范围内可由一位BCD码表示，超过9后需要修正电路。修正分两种情况：和为16-19 ，和为10-15. 设C为修正信号，则,（3-77）,（3-78）,（3-79）,4.5 组合逻辑电路中的竞争冒险,2.竞争冒险的识别,1.产生竞争冒险的原因,3.竞争冒险的消除方法,（3-80）,1.产生竞争冒险的原因,1冒险,

14、（3-81）,0冒险,（3-82）,“0冒险”和“1冒险”统称冒险，是一种干扰脉冲，有可能引起后级电路的错误动作。 产生冒险的原因是由于一个门（如G2）的两个互补的输入信号分别经过两条路径传输，由于延迟时间不同，而到达的时间不同，这种现象称为竞争。,（3-83）,2.竞争冒险的识别,当电路输出端的逻辑函数表达式，在取特定值（0或1）时可以简化 成两个互补信号相乘或者相加，即,或者,前者称为1冒险；后者称为0冒险,（3-84）,【例4-11】 判断下图所示电路是否存在冒险，如有，指出冒险 类型。,当A=B=1时,该电路存在0冒险。,（3-85）,例4-12,A = C = 0时,（3-86）,3

15、. 冒险现象的消除方法,（1）加冗余项,当A=B=1时,（3-87）,1.变换逻辑式，消去互补变量,A = C = 0时,L=0，不会产生冒险。,（3-88）,（3）增加选通信号,在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。,（3-89）,（4）增加输出滤波电容,由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为420 pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。,420pF,（3-90）,练习：利用四选一选择器实现如下逻辑函数。,与四选一选择器输出的逻辑式比较,可以令：,变换,（3-91）,接线图,1,个人观点供参考，欢迎讨论,