《第一章表面组装元器件.ppt》由会员分享，可在线阅读，更多相关《第一章表面组装元器件.ppt（71页珍藏版）》请在三一文库上搜索。
1、1963年，菲利浦公司生产出第一片表面贴装集成电路 - 小外形集成电路SOIC；基于电子表对小型化的需求，表面贴装技术SMT（Surface Mount Technology)应运而生。采用无引脚或短引脚的电子元器件直接安装在PCB的表面焊盘上；相对于有引脚的通孔安装而言，将新的组装技术称之为： 表面贴装技术SMT,表面组装技术（SMT）是无需对印制板钻插装孔，直接将片式元器件或适合于表面贴装的微型元器件贴、焊到印制板或其他基板表面规定位置上的装联技术。 “表面组装技术”的英文 “Surface Mount Technolog”， 缩写为“SMT”。,电子元器件的发展推动SMT,20世纪70年
2、代，消费类电子的迅猛发展，对电子产品的自动化生产提出了新的要求，针对SMT的电子元器件和生产设备得到了很快的发展，各种片式元件Chip、封装满足表面贴装用的半导体器件大量出现；丝网印刷机、自动贴片机、回流焊接系统装备到生产线。 20世纪80年代，表面贴装元件SMC和表面贴装器件SMD的数量和品种剧增、价格大幅下调；SMT渗透到了航空航天、通信与计算机、汽车和医疗电子、办公自动化和家用电子等领域，同时SMT落户中国大陆。,1.1 SMT发展及特点,1.1.1 表面组装技术的发展过程 1、产生背景 电子应用技术的发展:智能化、多媒体化、网络化 对电路组装技术提出更高的要求:密度化、高速化、标准化
3、表面组装技术,2、表面组装技术的发展史 (1)20世纪60年代:问世 美国(最早应用):注重投资类电子产品和军事装备 日本(70年代从美国引进开始发展):注重消费类电子产品，80年代开始迅速发展。 (2) 20世纪80年代:高速发展期 (3) 20世纪90年代:成熟期,我国表面组装技术的发展概况 (1) 20世纪80年代初开始起步 彩电调谐器(成套引进) (2)2000年后开始进入发展高峰期 (3)截止2004年我国已经成为世界第一的SMT产业大国 (4)2005年起进入调整转型期 SMT强国,3、表面组装技术的发展趋势 (1)元器件体积进一步小型化 (2)进一步提高SMT产品的可靠性 (3)
4、新型生产设备的研制 (4)柔性PCB表面组装技术的刚性固定,1.1.2 SMT的组装技术特点 1、SMT与THT(Through Hole Technology)比较: (1)元器件的差别 (2)焊点形态不同 (3)基板 (4)组装工艺,2、SMT技术的特点 (1)元器件实现微型化 (2)信号传输速度高 (3)高频特性好 (4)有利于自动化生产，提高成品率和生产效率 (5)材料成本低 (6)SMT技术简化了电子整机产品的生产工序，降低了生产成本,1.2 SMT及SMT工艺技术的基本内容,1.2.1 SMT主要内容,SMT,表面组装元器件,组装工艺,电路基板,组装设计,组装系统控制和管理,1.2
5、.2 SMT工艺技术基本内容,组装材料：涂敷材料、工艺材料,组装工艺设计：组装方式、工艺流程、工序优化设计,组装技术：涂敷技术、贴装技术、焊接技术、清洗技术、 检测技术,组装设备：涂敷设备、贴装设备、焊接设备、清洗设备、 测设设备,表面组装工艺技术,一. SMT技术的优势,1 结构紧凑、组装密度高、体积小、重量轻采用双面贴装时，组装密度达到5.520个/cm2，为插装元器件组装密度的5倍以上，从而使印制板面积节约60%70%以上，重量减轻90%以上。 2 高频特性好无引线或短引线，寄生参数（电容、电感）小、噪声小、去偶合效果好。 3 耐振动抗冲击。,SMT技术的优势,4 有利于提高可靠性焊点面
6、接触，消除了元器件与PCB之间的二次互连。减少了焊接点的不可靠因素。,SMT技术的优势,5 工序简单，焊接缺陷极少（前提：设备、PCB设计、元器件、材料、工艺）。 6 适合自动化生产，生产效率高、劳动强度低等优点。 7 降低生产成本双面贴装起到减少PCB层数的作用、元件不需要成形、由于工序短节省了厂房、人力、材料、设备的投资。（目前阻、容元件的价格已经与插装元件合当、甚至还要便宜）,表面组装元器件：封装技术、制造技术、包装技术； 基板技术：单、多层印制板（PCB）、陶瓷基板、金属基板； 组装材料：粘结剂、焊膏、焊丝、焊球、焊片、焊棒、 阻焊剂、助焊剂、清洗剂； 组装设计：电、结构、散热、高频、
7、布线和元器件布局、 焊盘图形和工艺性设计； 组装设备：涂敷设备、贴装设备、焊接设备 清洗设备、检测设备、 修板工具、返修设备 组装工艺：贴装技术、焊接技术、清洗技术 检测技术、返修技术、防静电技术,表面组装技术的组成,表面组装技术的组装类型（1） 按焊接方式可分为再流焊和波峰焊两种类型 a 再流焊工艺在PCB的焊盘上印刷焊膏、贴装元器件，从再流焊炉入口到出口大约需要56分钟就完成了干燥、预热、熔化、冷却全部焊接过程。 印刷焊膏 贴装元器件 再流焊,b 波峰焊工艺用微量的贴片胶将片式元器件粘接在印制板上。然后插装分立元器件，最后与插装元器件同时进行波峰焊接。 印刷贴片胶 贴装元器件 胶固化 插装
8、元器件 波峰焊,（2） 按组装方式可分为全表面组装、单面混装、双面混装，见表1。,“表面组装元件表面组装器件”的英文是Surface Mounted ComponentsSurface Mounted Devices， 缩写为SMCSMD(以下称SMCSMD)。 表面组装元件也称片式元件、片状元件、表面贴装元件。 表面组装元器件是指外形为矩形片式、圆柱形或异形，其焊端或引脚制作在同一平面内并适用于表面组装的电子元器件。,第一章 表面组装元器件,1.表面组装元器件（SMC/SMD）介绍1.1 表面组装元器件基本要求 a 元器件的外形适合自动化表面贴装； b 尺寸、形状标准化、并具有良好的尺寸精度
9、； c 包装形式适合贴装机自动贴装要求； d 具有一定的机械强度； e 元器件焊端或引脚可焊性要求 2355，20.2s 或2305，30.5s，焊端90%沾锡； f符合再流焊和波峰焊的耐高温焊接要求。 再流焊：2355，1015s。 波峰焊：2605，50.5s。； g 可承受有机溶剂的洗涤。,1.2 表面组装元件（SMC）的外形封装、尺寸、主要参数及包装方式,表面组装元件（SMC）举例,SMC常用外形尺寸长度和宽度命名，来标志其外形大小，通常有公制(mm) 和英制(inch)两种表示方法，如英制0805表示元件的长为0.08英寸，宽为0.05英寸，其公制表示为2012（或2125），即长2
10、.0毫米，宽1.25毫米。 b 公制(mm) /英制(inch)转换公式： 25.4 mm英制(inch) 尺寸=公制(mm)尺寸d 表面组装电阻、电容标称值表示方法举例 1 0 2 十位和百位表示数值 个位表示0的个数 a 片式电阻举例（片式电阻表面有标称值） 102表示1K；471表示470；105表示1M。 b 片式电容举例（片式电容表面没有标称值） 102表示1000 Pf；471表示470 Pf；105表示1uf。,表面组装电阻、电容的阻值、容值误差表示方法 阻值误差表示方法 J 5% K 10% M 20% 容值误差表示方法 C 0.25Pf D 0.5Pf F 1.0Pf J 5
11、% K 10% M 20%,1.3 表面组装器件（SMD）的外形封装、引脚参数及包装方式,QFP quad flat package （四侧引脚扁平封装）,4边翼形引脚，间距一般为由0.3至1.0mm ；引脚数目有32至360左右；有方形和长方形两类，视引脚数目。,此类器件易产生引脚变形、虚焊和连锡缺陷，贴装时也要注意方向。,种类和名称繁多,SMD常用器件封装介绍,BGA,Ball Grid Array（球形触点陈列）,比QFP还高的组装密度,体形可能较薄。接点多为球形;常用间距有1，1.2和1.5MM.,一般焊接点不可见，工艺规范难度较高，因无法目视检验，多借助于AXI设备检测。,PLCC,
12、lastic leaded chip carrier（带引线的塑料芯片载体）,引脚一般采用J形设计，16至100脚；间距采用标准1.27MM式,可使用插座。,此类器件易产生方向错、打翻及引脚变形缺陷,SOP,small Out-Line package（小外形封装。）,引脚从封装两侧引出呈海鸥翼状(L字形),主要有SOP、VSOP、SSOP、TSOP TSOP比SSOP的引脚间距更小。,此类器件易产生引脚变形及虚焊/连锡缺陷,SOJ,Small Out-Line J-Leaded Package（J形引脚小外型封装）,从体形上可看成是采用J形引脚的SOL系列，引脚数目从16至40之间。,SOJ
13、20,SOT,Small Outline Transistor（小外形晶体管 ）,组装容易，工艺成熟。,SOT23封装最为普遍，其次是SOT143和,SOT223。,受到欢迎。,包装形式都为带装(Tape-and-Reel).,SOT23封装结构,必须注意方向性,SOT143,SOT23,SOT143,SOT25,SOT26,SOT89,DPAK,D3PAK,晶体管封装器件，易产生打翻、方向错及飘移缺陷,二极管封装,常用封装有SOD和SOT23。,此类器件易产生偏位、方向错缺陷,发光二极管 LED,阻容类器件,J 或C 接脚,无接脚式,无接脚式,电阻,电容,极性标记,外形区别,此类器件易产生立
14、碑缺陷,无接脚矩形元件封装,无引脚式,多连矩形电阻封装（电阻网络）,端接点, 采用LCCC式多端接点。, 体形采用标准矩形件,0603, 0805 和 1206 尺寸。,也有采用新的SIP不固定长度封装的。,SIP 封装,矩形封装, 端点间距一般0.8和1.27mm.,易产生连锡和虚焊缺陷,电感器封装,常用封装：,模塑式,多层式,常用封装：,线绕式,其它无引源SMD封装,插座 Connectors,表面组装元件的封装形式分类,片式元件类一般是指形状规则、两引出端的片式元件，主要有片式电阻、片式电容和片式电感,IPC/ J-STD-020D.1 标准名称:非密封型固态表面贴装组件的湿度回流焊敏感
15、性分类,其它元器件,MOS管,插 座,晶 振,封装PACKAGE = 元件本身的外形和尺寸。,包装PACKAGING = 成形元件为了方便储存和运送的外加包装,封装 = SOT89,包装 = TAPE-AND-REEL,Base,Collector,Emitter,Die,wire,封装和包装,了解封装和包装有助于现场的质量控制。,带式包装,有单边孔和双边孔；上料时注意进料角度。,管式包装,常用在SOIC和PLCC包装上。添料时可能受人的影响，注意方向性。,盘式包装,供体形较大或引脚较易损坏的元件如QFP、BGA等器件使用，添料时注意方向性。,Chip元件的发展动态,1.4 表面组装元器件的焊
16、端结构,无引线片式SMC元件端头三层金属电极示意图,无引线片式元件焊接端头电极一般为三层金属电极，其内部电极一般为厚膜钯银电极，由于钯银电极直接与铅锡焊料焊接时，在高温下，熔融的铅锡焊料中的焊锡会将厚膜钯银电极中的银食蚀掉，这样会造成虚焊或脱焊，俗称“脱帽”现象。因此在钯银电极外面镀一层镍，镍的耐焊性比较好，而且比较稳定，用镍作中间电极可起到阻挡层的作用。但是镍的可焊性不好，因此还要在最外面镀一层铅锡，以提高可焊性。,1.5.2 表面组装器件（SMD）的焊端结构 表面组装器件的焊端结构可分为羽翼形、J形和球形。 羽翼形 J形 球形 图2 表面组装器件（SMD）的焊端结构示意图 羽翼形的器件封装
17、类型有：SOT、SOP、QFP 。 J形的器件封装类型有：SOJ、PLCC 。 球形的器件封装类型有：BGA、CSP、Flip Chip 。 无引线引线框架封装类型： QFN(Quad Flat No-lead),无引线引线框架,新型元器件,BGA/CSP的分类,PBGA：plastic BGA塑料封装的BGA CBGA：ceramic BGA ,陶瓷封装的BGA CCGA ：ceramic column BGA陶瓷柱状封装的BGA TBGA ：tape BGA载带球栅阵列 CSP ： Chip Scale Packaging芯片级封装（又称BGA） （封装尺寸裸芯片.：）,1.6 表面组装元
18、器件（SMC/SMD）的包装类型 表面组装元器件的包装类型有编带、散装、管装和托盘。 1.6.1 表面组装元器件包装编带 表面组装元器件包装编带有纸带和塑料带两种材料。 纸带主要用于包装片式电阻、电容的8mm编带。 塑料带用于包装各种片式无引线元件、复合元件、异形元件、SOT、SOP、小尺寸QFP等片式元件。 纸带和塑料带的孔距为4 mm，（1.00.5mm以下的小元件为2 mm），元件间距4 mm的倍数，根据元器件的长度而定。编带的尺寸标准见表3。,1.6.2 散装包装 散装包装主要用于片式无引线无极性元件，例如电阻、电容 1.6.3 管状包装 主要用于SOP、SOJ、PLCC、PLCC的插
19、座、以及异形元件等。 1.6.4 托盘包装 托盘包装用于QFP、窄间距SOP、PLCC、PLCC的插座等。,编带、管装和托盘,1.7 表面组装元器件的运输和存储（国际电工委员会IEC标准） 不适合的运输和存储条件会导致元器件质量下降，引起可焊性差，造成各种焊接缺陷。 (1)运输条件 * 应带包装运输，避免超温、超湿以及机械力的影响。 * 最低温度： 40 * 温度变化：在40 / 30 范围内 * 低压：30Kpa * 压力变化：6Kpa/min * 运输时包装箱不可变形，并不应有直接作用在内部包装上的力。 * 总共运输时间（指不在受控的存储时间）尽可能短。最好不超过10天。 * 运输条件取决
20、于电子元器件的敏感性。优先选择受控的货舱空运。不建议海运。,(2)存储条件 * 温度： 40 30 * 相对湿度：10% 75% * 总共存储时间：不应超过2年（从制造到用户使用）。到用户手中至少有一年的使用期。（在南方潮湿环境条件下，表面组装元器件存放周期一般在3个月以内） * 存储期间不应打开最小包装单元（SPU）， SPU最好保持原始包装。 * 不要存储在有害气体和有害电磁场在环境中。 (3)使用时遵循先到先用的原则。,(4)静电敏感元器件（SSD）运输、存储、使用要求 (a) SSD运输过程中不得掉落在地，不得任意脱离包装。 (b) 存放SSD的库房相对湿度： 3040%RH。 (c)
21、 SSD存放过程中保持原包装，若须更换包装时，要使用具有防静电性能的容器。 (d) 库房里，在放置SSD器件的位置上应贴有防静电专用标签。 防静电警示标志 (e) 发放SSD器件时应用目测的方法，在SSD器件的原包装内清点数量。,1.8 表面组装元器件使用注意事项 (1) 对具有防潮要求的SMD器件，打开封装后按照SMD潮敏等级规定的使用期限内必须使用完毕，如果不能使用完毕，应存放在RH20%的干燥箱内，对已经受潮的SMD器件应按照规定作去潮烘烤处理。 (2) 操作人员拿取SMD器件时应带好防静电手镯。 (3) 运输、分料、检验、手工贴装等操作需要拿取SMD器件时尽量用吸笔操作，使用镊子时要注
22、意不要碰伤SOP、QFP等器件的引脚，预防引脚翘曲变形。,SMD潮湿敏感等级,敏感性 芯片拆封后置放环境条件 拆封后必须使用的期限 （标签上最低耐受时间） 1级 30，90%RH 无限期 2级 30，60%RH 1年 2a级 30，60%RH 4周 3级 30，60%RH 168小时 4级 30，60%RH 72小时 5级 30，60%RH 48小时 5a级 30，60%RH 24小时 （1）设计在明细表中应注明元件潮湿敏感度 （2）工艺要对潮湿敏感元件做时间控制标签 （3）对已受潮元件进行去潮处理,SMC/SMD方向发展 1SMC向微小型、薄型、高频化、多功能化、组合化、多品种方向发展SMC
23、的尺寸从1206 (3.2mmxl.6mm)、0805 (2mmX 1.25mm)、0603 (1.6mmx0.8mm)、0402 (l.Ommx0.5mm) 发展到0201 (0.6mmx0.3mm)、01005 (0.4mmx0.2mm)。最 新又推出公制03015 (0.3mmx0.15mm)。图1-8显示了表面组 装元件( SMC)向小型、薄型发展的趋势。目前，英制0603和0201在PCB上的应用非常普遍，但0201已经接近设备与工艺的极限尺寸。一般而言，01005 (0.4mmx0.2mm)适合模块的组装工艺和高性能的手机等场合。公制030 1 5只适合模块的组装工艺。,2集成电路
24、( SMD)封装技术的发展 从下图中可以看出，SMD封装技木发展非常迅速，从双列直插(DIP)向SMD发展，SMD又迅速向小型、薄型和窄引脚间距发展；引脚间距从过去的1.27mm和0.635mm到目前的0.5mm和0.4mm，并向0.3mm发展；然后又从周边引脚向器件底部球阵列(BGA/CSP)发展；近年来又向二维(2D)、三维(3D)发展，出现了多芯片模块封装MCM (Multichip Module)、系统级封装SIP( System in a Package)、,多芯片封装MCP (Multi Chip Package)、封装上堆叠封装POP( Package on Package)；最后还要向单片系统SOC( System on a Chip)发展。,